怎麼提升靈敏度？兩台雷達、一條主公式 — 位移解析度 = 半波長 × 相位量化比。並解釋為何 DSIL 的靈敏度反比於 $f_{IF}$、正比於 $f_{clk}$，以及升 IF 換取注入鎖定頻寬的 1:1 代價。How do you improve sensitivity? Two radars, one master equation — displacement resolution = half a wavelength × the phase-quantization ratio. It also explains why DSIL sensitivity is inversely proportional to $f_{IF}$ and proportional to $f_{clk}$, and the 1:1 price you pay in resolution when you raise the IF to buy injection-locking bandwidth.感度をどう上げるか。2 台のレーダを 1 本のマスター式で統一する — 変位分解能 = 半波長 × 位相量子化比。さらに、DSIL の感度が $f_{IF}$ に反比例し $f_{clk}$ に比例する理由と、IF を上げて注入同期帯域を得るときに払う 1:1 の代償を説明する。
0 · 一條式子統一兩台雷達0 · One equation for both radars0 · 1 本の式で 2 台のレーダを統一する
楊祥華老師那篇 40 kHz 超音波 SIL 雷達（Yu & Horng, TBioCAS 2020）與吳易陽的 5.8 GHz DSIL 雷達（NSYSU 碩論 2023），架構是同一套：可調數位延遲線 + PI 控制器，把注入相位鎖在 $\theta=\pi$。既然輸出量就是那條延遲線的延遲量，兩者的位移解析度就服從同一條式子：Prof. Horng's 40 kHz ultrasonic SIL radar (Yu & Horng, TBioCAS 2020) and Wu Yi-Yang's 5.8 GHz DSIL radar (NSYSU MS thesis, 2023) share one architecture: a variable digital delay line plus a PI controller that locks the injection phase at $\theta=\pi$. Since the output quantity is the delay of that line, the displacement resolution of both obeys the same equation:Horng 教授の 40 kHz 超音波 SIL レーダ (Yu & Horng, TBioCAS 2020) と Wu Yi-Yang の 5.8 GHz DSIL レーダ (NSYSU 修士論文 2023) は同一のアーキテクチャである。可変ディジタル遅延線 + PI 制御器で注入位相を $\theta=\pi$ に固定するという構成だ。出力量そのものが遅延線の遅延量である以上、両者の変位分解能は同じ式に従う。
兩個因子各管一件事：Each factor owns one job:2 つの因子はそれぞれ別の役割を持つ。
$\lambda_{carrier}/2$ — 載波相位轉一整圈（往返）所對應的位移。這是感測端能分辨的最粗刻度。$\lambda_{carrier}/2$ — the displacement that corresponds to one full turn of carrier phase (round trip). This is the coarsest tick the sensing side can resolve.$\lambda_{carrier}/2$ — 搬送波の位相が 1 回転する (往復する) のに対応する変位。センシング側が分解できる最も粗い目盛である。
$f_{delay}/f_{clk}$ — 一個 clock tick 佔延遲線所處理訊號的幾分之一週期。這是致動端的相位解析度。$f_{delay}/f_{clk}$ — what fraction of one period of the signal the delay line handles is covered by a single clock tick. This is the phase resolution of the actuator side.$f_{delay}/f_{clk}$ — クロック 1 tick が、遅延線が扱う信号の 1 周期の何分の一を占めるか。アクチュエータ側の位相分解能である。
項目Item項目
Yu 超音波 SIL (2020)Yu ultrasonic SIL (2020)Yu 超音波 SIL (2020)
The two radars have exactly the same phase-quantization ratio (both a 40 kHz signal and a 20 ns clock, so each tick buys only $2\pi\times8\times10^{-4}=5.03$ mrad). The difference comes purely from the carrier wavelength: the ultrasonic $\lambda/2$ is only 4.25 mm, which is why it wins by 6.1×. That also shows "improve sensitivity" and "raise the clock" are two independent knobs — do not conflate them.
1 · 「靈敏度」的三個地板1 · The three floors of "sensitivity"1 ·「感度」の 3 つの下限
問「怎麼提升靈敏度」之前要先問是哪一種。Yu 的論文裡有三個互相獨立的地板，各由不同東西決定 — 攻錯了就白花力氣。Before asking "how do I improve sensitivity", ask which sensitivity. Yu's paper contains three mutually independent floors, each set by something different — attack the wrong one and the effort is wasted.「感度をどう上げるか」を問う前に、どの感度かを問う必要がある。Yu の論文には互いに独立した 3 つの下限があり、それぞれ別の要因で決まる。間違ったものを攻めれば労力は無駄になる。
輸出即延遲（論文式 (5)：$\hat{x}=-0.5c(d-a)$），而延遲只能取 clock 週期的整數倍：The output is the delay (paper eq. (5): $\hat{x}=-0.5c(d-a)$), and the delay can only take integer multiples of the clock period:出力そのものが遅延である (論文の式 (5): $\hat{x}=-0.5c(d-a)$)。そして遅延はクロック周期の整数倍しか取れない。
Resolution & Range
$$\text{Resolution}=\tfrac{1}{2}c\,\tau_{clk}=\tfrac{1}{2}(340)(20\text{ ns})=3.4\ \mu m$$
$$\text{Range}=\tfrac{1}{2}c\,N\tau_{clk}=\tfrac{1}{2}(340)(40000)(20\text{ ns})=136\text{ mm}$$
那個 $\tfrac12$ 是往返：多一個 tick 等於多 $c\tau_{clk}=6.8\ \mu m$ 的聲程，但聲程走兩趟，對應目標只動 3.4 µm。That $\tfrac12$ is the round trip: one extra tick adds $c\tau_{clk}=6.8\ \mu m$ of acoustic path, but the sound travels the path twice, so the target has only moved 3.4 µm.この $\tfrac12$ は往復を表す。1 tick 増えると音響経路は $c\tau_{clk}=6.8\ \mu m$ 伸びるが、音は経路を 2 回通るので、対象の移動量は 3.4 µm にすぎない。
這是目前的主導雜訊 — 有證據This is the dominant noise today — with evidenceこれが現状の支配的ノイズである — 根拠あり
論文圖 13 量 10 µm 振幅時出現約 26 µm p-p 雜訊，作者明言「majorly due to the finite resolution of the variable delay」。26/3.4 $\approx$ 7.6 LSB，代表迴路正在跨好幾個 LSB 之間 limit-cycle，而不是卡死在死區裡。圖 15 也顯示振幅小於 0.05 mm 時實測 THD 與模擬吻合 — 意即該區間是量化在主導，不是電路雜訊。所以生理訊號應用要提升靈敏度，這裡才是戰場。
Figure 13 of the paper shows about 26 µm p-p of noise while measuring a 10 µm amplitude, and the authors state it is "majorly due to the finite resolution of the variable delay". 26/3.4 $\approx$ 7.6 LSB, so the loop is limit-cycling across several LSBs rather than being stuck in a dead zone. Figure 15 likewise shows measured THD agreeing with simulation below 0.05 mm amplitude — meaning quantization, not circuit noise, dominates that regime. So for vital-sign applications, this is where the battle for sensitivity is fought.
論文の図 13 では 10 µm の振幅を測定する際に約 26 µm p-p のノイズが現れ、著者は「majorly due to the finite resolution of the variable delay」と明言している。26/3.4 $\approx$ 7.6 LSB であり、ループは不感帯に固着しているのではなく、複数 LSB をまたいでリミットサイクルしていることを意味する。図 15 も、振幅 0.05 mm 未満では実測 THD がシミュレーションと一致することを示す。つまりこの領域を支配しているのは回路雑音ではなく量子化である。したがって生体信号用途で感度を上げるなら、戦場はここである。
由比較器的 hysteresis 與接收放大器增益設下最小可偵測回波，再經超音波距離方程換算成距離（論文 p.7、式 (A49)、(A52)）：The comparator hysteresis and the receive amplifier gain set the smallest detectable echo, which the ultrasonic range equation then converts into a distance (paper p.7, eqs. (A49) and (A52)):コンパレータのヒステリシスと受信アンプの利得が最小検出可能エコーを決め、それを超音波の距離方程式で距離に換算する (論文 p.7、式 (A49)、(A52))。
Minimum signal & range
$$V_R=\frac{0.5h}{g}=\frac{0.5\times0.15}{334}=2.25\times10^{-4}\text{ V}$$
$$R_0=\left[2.4\times10^{(S+SPL-120)/20}\sqrt{A_{obj}}\,\frac{V_T}{V_R}\right]^{1/2},\qquad R=\frac{W(0.115\,\alpha R_0)}{0.115\,\alpha}$$
所以 $R_0\propto\sqrt{V_T/V_R}$。可動的旋鈕：So $R_0\propto\sqrt{V_T/V_R}$. The knobs you can turn:したがって $R_0\propto\sqrt{V_T/V_R}$ である。動かせるつまみは次のとおり。
旋鈕Knobつまみ
改動Change変更内容
效果Effect効果
Hysteresis $h$Hysteresis $h$ヒステリシス $h$
0.15 V → 37 mV
$V_R\div4$
接收增益 $g$Receive gain $g$受信利得 $g$
334 → 1336
$V_R\div4$
驅動電壓 $V_T$Drive voltage $V_T$駆動電圧 $V_T$
9 V → 24 V
$R_0\times1.63$
$SPL+S$
合計 +6 dB+6 dB combined合計 +6 dB
$R_0\times1.41$
波束角Beam angleビーム角
55° → 25°
功率更集中，同時抑制背後走動干擾More concentrated power, and it also suppresses interference from people walking behind電力がより集中し、背後の人の動きによる干渉も抑えられる
吸收損耗會把報酬吃掉Absorption loss eats the return吸収損失が利得を食いつぶす
用論文數據回推得 $R_0=4.6$ m 對應 $R=2.97$ m（$\alpha=1.256$ dB/m）。往下推：
$V_R$ 改善 4 倍（12 dB）→ $R_0=9.2$ m → $R=4.7$ m
$V_R$ 改善 16 倍（24 dB）→ $R_0=18.4$ m → $R=6.9$ m
24 dB 只換到 2.3 倍距離 — 超過 ~5 m 之後就是在跟 Lambert-W 裡的指數對抗，前端增益不再划算。真正的解法是降低載波頻率（$\alpha$ 在 40 kHz 以下掉得很快）。
另外 $h$ 存在的目的就是擋雜訊誤觸發。要安全地降 $h$，必須先在比較器前加 40 kHz 帶通 — SIL 諧振腔的濾波發生在比較器之後，救不了判準點。這是前提，不是選項。
Back-solving from the paper's numbers, $R_0=4.6$ m corresponds to $R=2.97$ m ($\alpha=1.256$ dB/m). Extrapolating:
$V_R$ improved 4× (12 dB) → $R_0=9.2$ m → $R=4.7$ m
$V_R$ improved 16× (24 dB) → $R_0=18.4$ m → $R=6.9$ m
24 dB buys only 2.3× the range — beyond roughly 5 m you are fighting the exponential inside the Lambert-W, and front-end gain stops paying. The real fix is to lower the carrier frequency ($\alpha$ falls off quickly below 40 kHz).
Also, $h$ exists precisely to block noise-triggered false transitions. To lower $h$ safely you must first add a 40 kHz bandpass ahead of the comparator — the SIL resonator's filtering happens after the comparator and cannot rescue the decision point. That is a prerequisite, not an option.
論文の数値から逆算すると、$R_0=4.6$ m が $R=2.97$ m に対応する ($\alpha=1.256$ dB/m)。これを外挿すると次のようになる。
$V_R$ を 4 倍改善 (12 dB) → $R_0=9.2$ m → $R=4.7$ m
$V_R$ を 16 倍改善 (24 dB) → $R_0=18.4$ m → $R=6.9$ m
24 dB かけても距離は 2.3 倍にしかならない。おおよそ 5 m を超えると Lambert-W 内部の指数関数と戦うことになり、フロントエンドの利得は割に合わなくなる。本当の解は搬送波周波数を下げることである ($\alpha$ は 40 kHz 以下で急速に小さくなる)。
提高控制頻寬 $\omega_{BW}$ 即可（現值 $2\pi\times3820$，GM 2.5 / PM 61°）。但圖 5、7 指出上限：超過 5 kHz（PM 50°）迴路開始震盪，三角波軌跡的性能就飽和了。胸腔運動最快只有 0.04 m/s，已有 500 倍餘裕 — 生理量測不必動這一項，而且 $v_{max}\propto1/\omega_n$，這也是不該亂拉高載波的另一個理由。Just raise the control bandwidth $\omega_{BW}$ (currently $2\pi\times3820$, GM 2.5 / PM 61°). But figures 5 and 7 mark the ceiling: past 5 kHz (PM 50°) the loop starts to ring and the triangular-trajectory performance saturates. Chest-wall motion peaks at only 0.04 m/s, leaving 500× of headroom — vital-sign measurement never needs to touch this term — and since $v_{max}\propto1/\omega_n$, it is one more reason not to push the carrier up carelessly.制御帯域 $\omega_{BW}$ を上げればよい (現状は $2\pi\times3820$、GM 2.5 / PM 61°)。ただし図 5 と図 7 が上限を示している。5 kHz (PM 50°) を超えるとループが振動しはじめ、三角波軌跡での性能は飽和する。胸壁運動は最大でも 0.04 m/s しかなく、すでに 500 倍の余裕がある。生体計測ではこの項に手を付ける必要はない。さらに $v_{max}\propto1/\omega_n$ であることも、搬送波をむやみに高くすべきでない理由の一つである。
因為輸出就是延遲本身，把延遲量化就等於直接把量測值量化。分子上沒有任何玄機：Because the output is the delay itself, quantizing the delay quantizes the measurement directly. There is no mystery in the numerator:出力が遅延そのものである以上、遅延を量子化することは測定値をそのまま量子化することに等しい。分子に不思議な要素は何もない。
The carrier frequency cancels completely: raising the carrier makes "displacement per radian" finer, but at the same time makes "phase per tick" coarser, and the two exactly cancel. So in an architecture that delays in the carrier domain, a higher-frequency transducer does nothing for resolution — the opposite of a conventional Doppler / SIL radar (whose sensitivity is proportional to the carrier), and the most counter-intuitive property of the phase-cancelling architecture.
The reason DSIL can gain sensitivity from $f_{RF}$ is precisely that it moves the delay off the carrier and onto the IF, breaking this cancellation (see §3.2).
搬送波周波数は完全に相殺される。搬送波を上げると「1 ラジアンあたりの変位」は細かくなるが、同時に「1 tick あたりの位相」も粗くなり、両者はちょうど打ち消し合う。したがって搬送波領域で遅延させるアーキテクチャでは、より高い周波数のトランスデューサに替えても分解能はまったく改善しない。これは従来のドップラー / SIL レーダ (感度が搬送波に比例する) とは正反対であり、位相相殺アーキテクチャで最も直感に反する点である。
DSIL が $f_{RF}$ で感度を稼げるのは、まさに遅延を搬送波から切り離して IF に移したことでこの相殺を壊しているからである (§3.2 参照)。
剛好就是論文的移位暫存器位元數。所以 $N$ 不是自由參數，它就是以 LSB 為單位的動態範圍。維持量程不變而要把 LSB 縮小 4 倍，$N$ 就必須變成 160,000。解析度來自 clock，位元數只買到比值。That is exactly the shift-register length in the paper. So $N$ is not a free parameter — it is the dynamic range expressed in LSBs. To shrink the LSB by 4× while holding the span constant, $N$ must become 160,000. Resolution comes from the clock; the bit count only buys the ratio.これは論文のシフトレジスタのビット数とちょうど一致する。つまり $N$ は自由なパラメータではなく、LSB を単位としたダイナミックレンジそのものである。測定レンジを保ったまま LSB を 1/4 にするには、$N$ を 160,000 にしなければならない。分解能はクロックから来るのであり、ビット数は比を買うにすぎない。
40000-bit 移位暫存器在這個尺度是錯的結構（此節只針對 Yu 那份）A 40000-bit shift register is the wrong structure at this scale (this subsection applies to Yu's design only)この規模で 40000-bit シフトレジスタは誤った構造である (本節は Yu の設計にのみ当てはまる)
改用 M10K 內的環形緩衝區：一個寫指標、一個讀指標，$\text{rd\_addr}=\text{wr\_ptr}-d$，simple dual-port、1 bit 寬。160 kbit 只佔該顆 4.46 Mbit 的約 4%，邏輯成本 $O(1)$。要手寫成 RAM + 指標 — Quartus 只對固定 tap 推導 altshift_taps，執行期可變 tap 不會被推導，會退回邏輯實作。
All 40000 flip-flops shift on every clock. On the 5CGXFC5C6F27C7 (29,080 ALM, 116,320 registers — both papers use the same device) that already consumes about 34% of the registers; 160 k simply will not fit, and dynamic power goes as $\propto N f_{clk}$ — 4× the bits plus 4× the clock is 16× the switching activity.
Wu's DSIL is not subject to this: table 2.5 of the thesis shows the delay line already lives in block RAM (memory bits 335,290, memory blocks 45/446; only 13,760 registers used), so the paragraph below is homework for the Yu side only.
Switch to a ring buffer inside M10K: one write pointer, one read pointer, $\text{rd\_addr}=\text{wr\_ptr}-d$, simple dual-port, 1 bit wide. 160 kbit occupies only about 4% of the device's 4.46 Mbit, and the logic cost is $O(1)$. It must be hand-written as RAM + pointers — Quartus only infers altshift_taps for fixed taps; a run-time variable tap is not inferred and falls back to a logic implementation.
吳易陽碩論 p.11。注入相位由兩項組成 — 式 (2.9)：Wu Yi-Yang's MS thesis, p.11. The injection phase is made of two terms — eq. (2.9):Wu Yi-Yang の修士論文 p.11。注入位相は 2 つの項から成る — 式 (2.9)。
$$\theta(t)=\underbrace{\frac{2\omega_{RF}}{c}D(m,n)}_{\text{目標位移在 RF 產生}}+\underbrace{\omega_{IF}\,n\,\tau_{clk}}_{\text{延遲線在 IF 補償}}$$
$$\theta(t)=\underbrace{\frac{2\omega_{RF}}{c}D(m,n)}_{\text{target displacement, generated at RF}}+\underbrace{\omega_{IF}\,n\,\tau_{clk}}_{\text{delay line, compensating at IF}}$$
迴路把兩項相消，於是延遲字 $n$（18 bit）每跳 1 LSB 對應的最小可測位移即式 (2.10)：The loop cancels the two terms against each other, so the smallest measurable displacement per 1 LSB step of the delay word $n$ (18 bit) is eq. (2.10):ループがこの 2 項を相殺するため、遅延ワード $n$ (18 bit) が 1 LSB 変化したときの最小可測変位が式 (2.10) となる。
論文 p.11 原文也直接寫明：「由式(2.10)可以得知，提升本地振盪源頻率、降低中頻頻率與系統時脈週期皆能夠提升此系統之量測靈敏度。」The thesis says so outright on p.11: "From eq. (2.10) it can be seen that raising the local-oscillator frequency, and lowering the IF frequency and the system clock period, all improve the measurement sensitivity of this system."論文 p.11 にも明記されている。「式 (2.10) から、局部発振周波数を上げ、中間周波数とシステムクロック周期を下げることが、いずれも本システムの測定感度を向上させる」。
3.2 齒輪比 — 為什麼是 $f_{IF}/f_{clk}$3.2 The gear ratio — why it is $f_{IF}/f_{clk}$3.2 ギア比 — なぜ $f_{IF}/f_{clk}$ なのか
關鍵在於延遲線作用在 IF，但位移感測發生在 RF。若直接在 RF 域延遲，一個 tick 就是 $c\tau_{clk}/2=3$ m，完全不能用於 µm 級量測；改到 40 kHz 的 IF 去延遲，等於把刻度縮小了The key is that the delay line acts at IF while displacement sensing happens at RF. Delaying directly in the RF domain would make one tick $c\tau_{clk}/2=3$ m — useless for µm-scale measurement. Moving the delay to the 40 kHz IF shrinks the tick by鍵となるのは、遅延線は IF で作用するのに対し、変位のセンシングは RF で起こるという点である。RF 領域で直接遅延させると 1 tick が $c\tau_{clk}/2=3$ m となり、µm 級の測定にはまったく使えない。遅延を 40 kHz の IF に移すと、目盛が次の比だけ細かくなる。
圖 2 — 同一顆 20 ns clock，延遲域不同就差 145,000 倍。上：在 RF 域，1 tick = 3 m。下：搬到 IF 域，1 tick = 20.7 µm。這個降頻比就是整個架構的槓桿，也是為何非得用 low-IF SIL、不能直接數位化 5.8 GHz。Figure 2 — The same 20 ns clock, but a factor of 145,000 apart depending on which domain the delay sits in. Top: in the RF domain, 1 tick = 3 m. Bottom: moved to the IF domain, 1 tick = 20.7 µm. That down-conversion ratio is the lever of the whole architecture, and the reason a low-IF SIL is mandatory instead of digitizing 5.8 GHz directly.図 2 — 同じ 20 ns クロックでも、遅延を置く領域が違えば 145,000 倍の差が出る。上段: RF 領域では 1 tick = 3 m。下段: IF 領域に移すと 1 tick = 20.7 µm。この周波数変換比こそがアーキテクチャ全体のてこであり、5.8 GHz を直接ディジタル化するのではなく low-IF SIL が必須である理由でもある。
$\lambda_{RF}=\dfrac{3\times10^{8}}{5.8\times10^{9}}=51.72$ mm $\Rightarrow \lambda_{RF}/2=25.86$ mm
$\dfrac{f_{IF}}{f_{clk}}=\dfrac{40\times10^{3}}{50\times10^{6}}=8\times10^{-4}$（每 tick 只佔 IF 一個週期的 1/1250）$\dfrac{f_{IF}}{f_{clk}}=\dfrac{40\times10^{3}}{50\times10^{6}}=8\times10^{-4}$ (each tick covers only 1/1250 of one IF period)$\dfrac{f_{IF}}{f_{clk}}=\dfrac{40\times10^{3}}{50\times10^{6}}=8\times10^{-4}$ (1 tick は IF の 1 周期の 1/1250 しか占めない)
$\Delta D_{min}=25.86\text{ mm}\times8\times10^{-4}=2.069\times10^{-5}$ m $=\mathbf{20.7\ \mu m}$ ✓（論文值 20.7 µm）$\Delta D_{min}=25.86\text{ mm}\times8\times10^{-4}=2.069\times10^{-5}$ m $=\mathbf{20.7\ \mu m}$ ✓ (thesis value 20.7 µm)$\Delta D_{min}=25.86\text{ mm}\times8\times10^{-4}=2.069\times10^{-5}$ m $=\mathbf{20.7\ \mu m}$ ✓ (論文値 20.7 µm)
$D_{max}=(2^{18}-1)\times20.69\ \mu m=5.424$ m ✓（論文值 5.426 m）$D_{max}=(2^{18}-1)\times20.69\ \mu m=5.424$ m ✓ (thesis value 5.426 m)$D_{max}=(2^{18}-1)\times20.69\ \mu m=5.424$ m ✓ (論文値 5.426 m)
兩台雷達的相位 LSB 完全一樣Both radars have exactly the same phase LSB2 台のレーダの位相 LSB は完全に同じ
$\delta\theta=2\pi f_{IF}\tau_{clk}=5.03$ mrad, the same for Yu and for Wu (both 40 kHz + 20 ns). The only difference is "how much displacement one radian corresponds to":
ultrasound $\dfrac{1}{2\omega_n/c}=676\ \mu m/\text{rad}$ → 3.4 µm; 5.8 GHz $\dfrac{1}{2\omega_{RF}/c}=4117\ \mu m/\text{rad}$ → 20.7 µm.
So DSIL's 20.7 µm is not a design flaw that makes it "worse than ultrasound" — it recovers the same order of magnitude on a carrier whose wavelength is 6× longer, using the IF lever, at the cost of a full up/down-conversion and image-rejection chain.
4 · IF 頻率的雙面性4 · The two faces of the IF frequency4 · IF 周波数の二面性
這裡的 $\omega_{IF}=\omega_{SIL}=40$ kHz — IF 頻率就是那顆自我注入鎖定振盪器本身的振盪頻率（碩論 p.11）。所以它同時出現在靈敏度與 Adler 鎖定範圍兩條式子裡。Here $\omega_{IF}=\omega_{SIL}=40$ kHz — the IF frequency is the oscillation frequency of the self-injection-locked oscillator itself (thesis p.11). That is why it appears in both the sensitivity equation and the Adler locking-range equation.ここでの $\omega_{IF}=\omega_{SIL}=40$ kHz は、IF 周波数が自己注入同期発振器そのものの発振周波数であることを意味する (修士論文 p.11)。だからこそ、感度の式と Adler のロッキングレンジの式の両方に現れる。
鎖定範圍直接正比於 $\omega_{osc}=\omega_{IF}$。同樣的 $Q$ 與注入比之下，IF 加倍 → 鎖定範圍加倍。附帶還有兩個好處：The locking range is directly proportional to $\omega_{osc}=\omega_{IF}$. At the same $Q$ and injection ratio, double the IF → double the locking range. Two bonuses come with it:ロッキングレンジは $\omega_{osc}=\omega_{IF}$ に正比例する。$Q$ と注入比が同じなら、IF を 2 倍にすればロッキングレンジも 2 倍になる。さらに 2 つの副次的な利点がある。
諧振腔頻寬 $f_{IF}/Q$ 變寬、plant 增益 $\propto\omega_{IF}/Q$ 變大 → 容許更高的控制頻寬 $f_{BW}$，追得動更快的運動。（式 (2.12) $v_{max}=\pi f_{BW}c/5f_{RF}=124.15$ m/s 本身只含 $f_{RF}$，但可達的 $f_{BW}$ 受諧振腔頻寬限制，這是間接但真實的連動。）The resonator bandwidth $f_{IF}/Q$ widens and the plant gain $\propto\omega_{IF}/Q$ grows → a higher control bandwidth $f_{BW}$ becomes permissible, so faster motion can be tracked. (Eq. (2.12), $v_{max}=\pi f_{BW}c/5f_{RF}=124.15$ m/s, itself contains only $f_{RF}$, but the achievable $f_{BW}$ is limited by the resonator bandwidth — an indirect but real coupling.)共振器帯域 $f_{IF}/Q$ が広がり、プラント利得 $\propto\omega_{IF}/Q$ も大きくなる → より高い制御帯域 $f_{BW}$ が許容され、より速い運動を追従できる。(式 (2.12) の $v_{max}=\pi f_{BW}c/5f_{RF}=124.15$ m/s 自体には $f_{RF}$ しか含まれないが、達成可能な $f_{BW}$ は共振器帯域に制限される。間接的だが実在する連動である。)
離 DC / flicker 更遠，鏡像頻率距離 $2f_{IF}$ 也更遠 → image rejection 更好做。It sits farther from DC and flicker noise, and the image is $2f_{IF}$ away — farther as well → image rejection becomes easier.DC / フリッカ雑音から遠ざかり、イメージ周波数までの距離 $2f_{IF}$ も広がる → イメージ除去が容易になる。
4.2 這個 trade-off 有多硬：1:14.2 How hard is this trade-off: 1:14.2 このトレードオフの厳しさ — 1:1
兩邊都是 $f_{IF}$ 的一次方，所以是直接交換：Both sides go as the first power of $f_{IF}$, so it is a straight swap:両辺とも $f_{IF}$ の一次であるため、そのままの交換になる。
圖 3 — 因為 $\Delta D_{min}$ 與 $\omega_{LR}$ 都嚴格正比於 $f_{IF}$，正規化後它們是同一條直線 — 這就是「1:1 交換」的意思。藍色虛線：同時把 $f_{clk}$ 加倍，斜率減半，靈敏度被補回原點（$f_{IF}$ 80 kHz 時仍是 20.7 µm），但鎖定範圍的 2 倍收益保留。Figure 3 — Because $\Delta D_{min}$ and $\omega_{LR}$ are both strictly proportional to $f_{IF}$, once normalized they are the same straight line — that is what "1:1 trade" means. Blue dashed: doubling $f_{clk}$ at the same time halves the slope, restoring sensitivity to its original value (still 20.7 µm at 80 kHz IF) while keeping the 2× gain in locking range.図 3 — $\Delta D_{min}$ も $\omega_{LR}$ も $f_{IF}$ に厳密に比例するため、正規化すれば同一の直線になる。これが「1:1 の交換」の意味である。青い破線は $f_{clk}$ を同時に 2 倍にした場合で、傾きが半分になり感度は元の値に戻る (IF 80 kHz でも 20.7 µm のまま) が、ロッキングレンジの 2 倍の利得は保たれる。
動態範圍是不變量Dynamic range is the invariantダイナミックレンジは不変量である
$$D_{max}=(2^{18}-1)\,\Delta D_{min}\quad\Longrightarrow\quad\frac{D_{max}}{\Delta D_{min}}=2^{18}\ \text{恆定}$$
調 $f_{IF}$ 只是把「解析度 ↔ 量程」這個視窗整體平移：升 IF 會讓解析度變粗，但量程同比例變大（$D_{max}$: 5.426 m → 10.85 m）。動態範圍不會變好也不會變壞。真正決定品質的是 $f_{RF}\cdot f_{clk}$ 與位元數。
$$D_{max}=(2^{18}-1)\,\Delta D_{min}\quad\Longrightarrow\quad\frac{D_{max}}{\Delta D_{min}}=2^{18}\ \text{constant}$$
Tuning $f_{IF}$ only translates the whole window of "resolution ↔ span": raising the IF coarsens the resolution but enlarges the span by the same factor ($D_{max}$: 5.426 m → 10.85 m). The dynamic range gets neither better nor worse. What actually sets quality is $f_{RF}\cdot f_{clk}$ and the bit count.
因為 $\Delta D_{min}\propto f_{IF}/(f_{RF}f_{clk})$，$f_{IF}$ 造成的損失可以由另外兩個變數補回：Since $\Delta D_{min}\propto f_{IF}/(f_{RF}f_{clk})$, the loss caused by $f_{IF}$ can be paid back by the other two variables:$\Delta D_{min}\propto f_{IF}/(f_{RF}f_{clk})$ であるため、$f_{IF}$ による損失は残り 2 つの変数で取り戻せる。
幾乎沒有 — 200 MHz 已在板上，見 §6.3.2almost none — 200 MHz is already on the board, see §6.3.2ほぼゼロ — 200 MHz は既に基板上にある。§6.3.2 参照
$f_{RF}$: 5.8 → 24 GHz
×4.1 ✓
不變unchanged変化なし
成本、相位雜訊、$v_{max}$ 下降cost, phase noise, and a drop in $v_{max}$コスト、位相雑音、$v_{max}$ の低下
碩論自己的未來工作正是這兩條 — p.46「使用規格更高的FPGA 能夠提升系統時脈訊號頻率，也有助於提升雷達靈敏度」、p.45「藉由縮短載波波長來提升解析度」。不過就這塊板子而言，提升時脈甚至不需要換 FPGA（§6.3.2）。The thesis's own future work lists exactly these two — p.46: "using a higher-grade FPGA can raise the system clock frequency, which also helps the radar's sensitivity"; p.45: "improve resolution by shortening the carrier wavelength". For this particular board, though, raising the clock does not even require changing the FPGA (§6.3.2).修士論文自身の今後の課題も、まさにこの 2 つである。p.46「より高性能な FPGA を用いればシステムクロック周波数を上げられ、レーダ感度の向上にも寄与する」、p.45「搬送波の波長を短くすることで分解能を高める」。ただしこの基板に限れば、クロックを上げるのに FPGA を交換する必要すらない (§6.3.2)。
20.7 µm 與 50 µm 是兩種測試條件，不是「理論 vs 實際」20.7 µm and 50 µm are two test conditions, not "theory vs practice"20.7 µm と 50 µm は 2 つの測定条件であり、「理論 vs 実際」ではない
This is easy to misread; §3-1-3 and §3-1-4 of the thesis keep them clearly apart:
Condition
§3-1-3 static vibration
§3-1-4 vibration during constant-velocity motion
Sensitivity
20.7 µm
50 µm
Scenario
a metal plate fixed at 1.5 m, vibrating in place
the platform advances from 2 m to 1 m at 7.5 mm/s while a small actuator vibrates at 0.5 Hz
Limiting factor
delay quantization
Doppler interference from the constant-velocity motion
The 20.7 µm was actually measured, not a paper number — thesis p.33: "after clutter cancellation, the theoretical displacement-amplitude limit of 20.7 µm at 1.5 m could be measured, in agreement with the theoretical prediction of the previous chapter", and the conclusion on p.45 likewise says "the theoretical limit of 20.7 µm is reached".
The 2.4× gap up to 50 µm is not residual noise. The constant-velocity approach itself produces a $2v/\lambda=0.29$ Hz Doppler signal and its harmonics at baseband, burying the small 0.5 Hz vibration. Recovering it requires a second-order moving-average bandpass ($f_0=0.5$ Hz, $\Delta t=0.8$ ms, $N\approx3580$ points) followed by spectral subtraction against a reference waveform.
So does raising the clock help or not? It depends on the scenario
Static / vital-sign measurement (respiration, heartbeat): quantization is the present floor → raising $f_{clk}$ helps directly.
The target also translates over a large range (walking, random body motion): the floor is interference suppression and post-processing, not quantization → raising the clock does almost nothing; filtering and cancellation are what need fixing.
ここは誤読しやすいが、論文の §3-1-3 と §3-1-4 は明確に区別している。
条件
§3-1-3 静止時の振動
§3-1-4 等速移動下の振動
感度
20.7 µm
50 µm
シナリオ
1.5 m に固定した金属板がその場で振動
プラットフォームが 2 m から 7.5 mm/s で 1 m まで前進しつつ、小型アクチュエータが 0.5 Hz で振動
4.4 完整因果鏈 — 升 IF 到底怎麼換到速度追蹤4.4 The full causal chain — how raising the IF actually buys velocity tracking4.4 因果連鎖の全体像 — IF を上げるとなぜ速度追従が得られるのか
「升 IF → 頻寬變大 → 速度追蹤變好 → 但靈敏度掉 → 用 clock 補回來」這個推論方向是對的，但中間有一步不會自動發生："Raise the IF → bandwidth widens → velocity tracking improves → but sensitivity drops → pay it back with the clock" is the right direction of reasoning, but one step in the middle does not happen by itself:「IF を上げる → 帯域が広がる → 速度追従が良くなる → ただし感度は落ちる → クロックで取り戻す」という推論の向きは正しい。しかし途中に自動的には起こらない一歩がある。
$v_{max}$ 的公式裡根本沒有 $f_{IF}$There is no $f_{IF}$ in the $v_{max}$ formula at all$v_{max}$ の式にはそもそも $f_{IF}$ が入っていない
$$v_{max}=\frac{\pi f_{BW}\,c}{5f_{RF}}\qquad\text{（式 2.12）}$$
只含 $f_{BW}$ 與 $f_{RF}$。升 IF 不會自己讓速度追蹤變好 — 它只是把 $\omega_{BW}$ 的天花板抬高，你必須真的去改 $k_p,k_I$ 才吃得到。若 PI 增益原封不動，$v_{max}$ 一點都不會變。
$$v_{max}=\frac{\pi f_{BW}\,c}{5f_{RF}}\qquad\text{(eq. 2.12)}$$
Only $f_{BW}$ and $f_{RF}$ appear. Raising the IF does not improve velocity tracking on its own — it merely lifts the ceiling on $\omega_{BW}$, and you have to actually change $k_p,k_I$ to collect it. Leave the PI gains untouched and $v_{max}$ does not move at all.
4.4.1 天花板為什麼會被抬高4.4.1 Why the ceiling rises4.4.1 なぜ天井が上がるのか
不是靠 Adler 鎖定範圍 — 那管的是「會不會脫鎖」，不是「追不追得動」。真正的機制是頻率規劃：混頻器輸出含 $2\omega_{IF}$ 項（Yu 式 (A28)），解調濾波器 $F$ 的截止頻率 $\omega_c$ 必須夾在中間：Not through the Adler locking range — that governs "will it fall out of lock", not "can it keep up". The real mechanism is frequency planning: the mixer output contains a $2\omega_{IF}$ term (Yu eq. (A28)), and the cut-off $\omega_c$ of the demodulation filter $F$ must sit between them:Adler のロッキングレンジによるものではない。あれが支配するのは「同期が外れるか」であって「追従できるか」ではない。実際のメカニズムは周波数プランニングである。ミキサ出力には $2\omega_{IF}$ 項が含まれ (Yu 式 (A28))、復調フィルタ $F$ のカットオフ $\omega_c$ はその中間に置かれなければならない。
圖 4 — 頻率規劃（對數軸）。$\omega_c$ 必須夾在 $\omega_{BW}$ 與 $2f_{IF}$ 之間。升 IF 把 $2f_{IF}$ 的漣波推遠 → $\omega_c$ 可以跟著抬 → 同樣相位邊限下 $\omega_{BW}$ 可以更高 → $v_{max}$ 才真的上升。注意對數軸上窗寬完全不變、只是整體右移 — 因為三個頻率同乘 4。Figure 4 — Frequency planning (log axis). $\omega_c$ must sit between $\omega_{BW}$ and $2f_{IF}$. Raising the IF pushes the $2f_{IF}$ ripple farther out → $\omega_c$ can rise with it → at the same phase margin $\omega_{BW}$ can be higher → and only then does $v_{max}$ genuinely increase. Note that on a log axis the window width is unchanged and merely shifts right — because all three frequencies are multiplied by 4.図 4 — 周波数プランニング (対数軸)。$\omega_c$ は $\omega_{BW}$ と $2f_{IF}$ の間に置く必要がある。IF を上げると $2f_{IF}$ のリップルが遠ざかる → $\omega_c$ も上げられる → 同じ位相余裕で $\omega_{BW}$ を高くできる → そこで初めて $v_{max}$ が実際に上がる。対数軸上では窓の幅はまったく変わらず、全体が右へ移動するだけである点に注意 — 3 つの周波数を同時に 4 倍しているためである。
附帶第二個機制：迴路內建的 $T/8$ 延遲 $=1/(8f_{IF})$ 也同比例縮短，相位落後變小。不過以現值算只有 $2\pi(3820)(3.125\ \mu s)=4.3°$，不是主導項 — 主導的是 $F$ 那顆四階濾波器。A second, incidental mechanism: the loop's built-in $T/8$ delay $=1/(8f_{IF})$ shortens by the same factor, so the phase lag shrinks. At present values, though, it is only $2\pi(3820)(3.125\ \mu s)=4.3°$ — not the dominant term; the fourth-order filter $F$ is.副次的な第 2 のメカニズムとして、ループに内在する $T/8$ 遅延 $=1/(8f_{IF})$ も同じ比率で短くなり、位相遅れが小さくなる。ただし現在の値では $2\pi(3820)(3.125\ \mu s)=4.3°$ にすぎず、支配的な項ではない。支配しているのは 4 次フィルタ $F$ である。
4.4.2 為什麼該用 $f_{clk}$ 補、而不是用 $f_{RF}$ 補4.4.2 Why pay it back with $f_{clk}$ rather than $f_{RF}$4.4.2 なぜ $f_{RF}$ ではなく $f_{clk}$ で補うべきか
補償方式Compensation補償方法
靈敏度Sensitivity感度
$v_{max}$
備註Notes備考
$f_{clk}\uparrow$
補回 ✓recovered ✓回復 ✓
不受影響 ✓unaffected ✓影響なし ✓
200 MHz 已在板上（§6.3.2）200 MHz is already on the board (§6.3.2)200 MHz は既に基板上にある (§6.3.2)
$f_{RF}\uparrow$
補回 ✓recovered ✓回復 ✓
同比例變差 ✗degrades by the same factor ✗同じ比率で悪化 ✗
$v_{max}\propto1/f_{RF}$
用升載波去補靈敏度，會把剛從 IF 那邊賺到的速度餘裕又吐回去。用 clock 補則兩者完全不衝突。Paying for sensitivity by raising the carrier gives back the very velocity headroom you just won from the IF. Paying with the clock leaves the two entirely non-conflicting.搬送波を上げて感度を補うと、IF で稼いだばかりの速度余裕をそのまま吐き出すことになる。クロックで補えば、両者はまったく衝突しない。
4.4.3 等比例同升 = 記憶體零成本4.4.3 Scaling both together = zero memory cost4.4.3 同じ比率で同時に上げる = メモリコストゼロ
由主公式 $\Delta D_{min}=\frac{\lambda_{RF}}{2}\cdot\frac{f_{IF}}{f_{clk}}$，$f_{IF}$ 與 $f_{clk}$ 同乘 4 時比值不變 → 解析度不變；tap 數不變 → 量程與記憶體也都不變：From the master equation $\Delta D_{min}=\frac{\lambda_{RF}}{2}\cdot\frac{f_{IF}}{f_{clk}}$, multiplying $f_{IF}$ and $f_{clk}$ both by 4 leaves the ratio unchanged → resolution unchanged; the tap count is unchanged → span and memory unchanged as well:マスター式 $\Delta D_{min}=\frac{\lambda_{RF}}{2}\cdot\frac{f_{IF}}{f_{clk}}$ より、$f_{IF}$ と $f_{clk}$ を同時に 4 倍しても比は変わらない → 分解能は不変。tap 数も不変 → 測定レンジもメモリも不変である。
現況Present現状
$f_{IF}\times4$ 且 $f_{clk}\times4$$f_{IF}\times4$ and $f_{clk}\times4$$f_{IF}\times4$ かつ $f_{clk}\times4$
$f_{IF}$ / $f_{clk}$
40 kHz / 50 MHz
160 kHz / 200 MHz（已在板上）160 kHz / 200 MHz (already on the board)160 kHz / 200 MHz (既に基板上にある)
$\Delta D_{min}$
20.7 µm
20.7 µm（不變）20.7 µm (unchanged)20.7 µm (不変)
量程 / tap 數Span / tap count測定レンジ / tap 数
5.43 m / $2^{18}$
5.43 m / $2^{18}$（不變）5.43 m / $2^{18}$ (unchanged)5.43 m / $2^{18}$ (不変)
記憶體Memoryメモリ
0.26 Mbit
0.26 Mbit（不變）0.26 Mbit (unchanged)0.26 Mbit (不変)
$\omega_{LR}$
—
×4
$\omega_c$ 可用上限Usable ceiling on $\omega_c$$\omega_c$ の利用可能上限
11.9 kHz
~48 kHz → $\omega_{BW}$ 可拉高~48 kHz → $\omega_{BW}$ can be raised~48 kHz → $\omega_{BW}$ を高くできる
與 §6.3.2 方案 B 的分工Division of labour with option B in §6.3.2§6.3.2 の案 B との役割分担
This subsection (scale both together): spend clock on locking range and velocity headroom, leaving resolution and memory untouched.
Option B in §6.3.2: spend clock on resolution (20.7 → 5.17 µm), at the cost of 4× the taps (memory 5.7% → 23%).
Both draw on the same, already-present 200 MHz. Getting all three at once ($f_{IF}$×4, 5.17 µm resolution, 5.43 m span) would need $f_{clk}$×16 = 800 MHz — beyond this board, and squarely in change-the-FPGA territory.
代價在類比端與校正，不在數位資源The cost lands on the analog side and on calibration, not on digital resources代償はアナログ側と校正にかかり、ディジタルリソースではない
解調濾波器 $F$ 要重設計：$\omega_c$ 跟著 $2f_{IF}$ 抬上去，再照 Yu 的 DESIGN PROCEDURE STEP 3 重新掃 $\omega_{BW}$ 取邊限。The demodulation filter $F$ must be redesigned: raise $\omega_c$ along with $2f_{IF}$, then re-sweep $\omega_{BW}$ for margin following STEP 3 of Yu's DESIGN PROCEDURE.復調フィルタ $F$ の再設計が必要: $\omega_c$ を $2f_{IF}$ に合わせて上げ、Yu の DESIGN PROCEDURE STEP 3 に従って $\omega_{BW}$ を再掃引し余裕を取り直す。
PI 增益必須重算：$k=f_{IF}/Q$ 變 4 倍，$k_I=\omega_{BW}/k$ 要跟著改 — 這就是 4.4 開頭說「不自動」的那一步。The PI gains must be recomputed: $k=f_{IF}/Q$ grows 4×, so $k_I=\omega_{BW}/k$ has to follow — this is exactly the "not automatic" step named at the start of 4.4.PI 利得の再計算が必要: $k=f_{IF}/Q$ が 4 倍になるので、$k_I=\omega_{BW}/k$ もそれに合わせて変更する。これが 4.4 冒頭で述べた「自動ではない」一歩である。
IF 類比鏈要重新確認：Balun ADTT1-6+ 的通帶、OPA2156 之後的頻率響應（表 2.4）。The IF analog chain must be re-checked: the passband of the ADTT1-6+ balun and the frequency response after the OPA2156 (table 2.4).IF アナログチェーンの再確認が必要: バラン ADTT1-6+ の通過帯域と、OPA2156 以降の周波数応答 (表 2.4)。
I/Q 振幅 / 相位校正要重跑：混頻器不平衡是頻率相關的。這正是數位架構的強項 — 論文說可「重新寫入校正資料保持雷達效能」，116.85 dB 就是這樣調出來的。I/Q amplitude and phase calibration must be rerun: mixer imbalance is frequency dependent. This is precisely where the digital architecture shines — the thesis notes that one can "rewrite the calibration data to maintain radar performance", and 116.85 dB was obtained exactly that way.I/Q の振幅・位相校正をやり直す必要がある: ミキサの不平衡は周波数依存だからである。ここはディジタルアーキテクチャの強みで、論文は「校正データを書き換えることでレーダ性能を維持できる」と述べており、116.85 dB もこの方法で得られている。
上面談的都是「地板在哪裡」。但碩論第 3 章顯示，DSIL 要真的走到 20.7 µm，有幾件事必須先成立 — 這些通常不寫在靈敏度公式裡，卻決定你到不到得了那個極限。Everything above concerns "where the floor is". But chapter 3 of the thesis shows that a few things must hold before DSIL can actually reach 20.7 µm — things that normally never appear in a sensitivity formula, yet decide whether you get to that limit at all.ここまでは「下限がどこにあるか」の話である。しかし修士論文の第 3 章は、DSIL が実際に 20.7 µm に到達するにはいくつかの条件が先に成立している必要があることを示している。これらは通常、感度の式には書かれないが、その限界に到達できるかどうかを決めている。
5.1 雜波與天線耦合 — 20.7 µm 的前提條件5.1 Clutter and antenna coupling — prerequisites for 20.7 µm5.1 クラッタとアンテナ間結合 — 20.7 µm の前提条件
論文圖 3.6 顯示：未做雜波抵消時，波形根本無法還原物體移動，頻譜峰值也大幅偏移。干擾來自兩處 — 環境雜波（實驗刻意在 60° 方向 1.5 m 處放一塊 50×50 cm 金屬板）與收發天線之間的耦合（兩天線間距 15 cm，且刻意以耦合最強的方式架設）。Figure 3.6 of the thesis shows that without clutter cancellation the waveform simply cannot reconstruct the target's motion, and the spectral peak shifts badly as well. The interference comes from two places — environmental clutter (the experiment deliberately places a 50×50 cm metal plate at 1.5 m in the 60° direction) and coupling between the transmit and receive antennas (spaced 15 cm apart and deliberately mounted in the orientation of strongest coupling).論文の図 3.6 は、クラッタ除去を行わないと波形から対象の動きをまったく復元できないことを示しており、スペクトルピークも大きくずれる。干渉源は 2 つある。環境クラッタ (実験では 60° 方向 1.5 m の位置に 50×50 cm の金属板を意図的に設置) と、送受信アンテナ間の結合 (2 本のアンテナ間隔は 15 cm で、結合が最も強くなる配置を意図的に採用) である。
論文提供兩套對消機制，效果相當但死角完全不同：The thesis offers two cancellation mechanisms of comparable effectiveness but with completely different blind spots:論文は同等の効果を持つ 2 つの相殺手法を提示しているが、死角はまったく異なる。
機制Mechanism手法
RMSE
死角Blind spot死角
FPGA 數位雜波抵消電路FPGA digital clutter-cancellation circuitFPGA ディジタルクラッタ除去回路
0.01141
目前只能針對單一頻率與場景校正 → FSK 雙頻測距不能用at present it can only be calibrated for a single frequency and scene → unusable for two-tone FSK ranging現状では単一の周波数とシーンにしか校正できない → FSK 二周波測距には使えない
I/Q 圓弧擬合直流校正I/Q arc-fitting DC calibrationI/Q 円弧フィッティングによる DC 補正
0.01338
擺幅過小時無法擬合圓心 → 高靈敏度區間不能用the centre cannot be fitted when the swing is too small → unusable in the high-sensitivity regime振幅が小さすぎると中心を当てはめられない → 高感度領域では使えない
The thesis states it plainly on p.32: "if the swing is too small the calibration cannot be carried out successfully, so the subsequent sensitivity measurements use the clutter-cancellation circuit inside the FPGA."
In other words — the arc-fitting method fails exactly where you need it most (tiny displacements), because it locates the circle centre from the arc traced in the I/Q plane, and once the swing is small that arc degenerates to a point. Conversely, FSK ranging (§5.3) has to switch between two carrier frequencies and can therefore only use arc fitting. So the two features cannot be enabled at the same time today: limit sensitivity means no ranging, and ranging means giving up small swings. This is an architecture-level limitation, not something parameter tuning can fix.
5.2 前端鏈路 — 為何實測距離只到 2.5 m5.2 The front-end chain — why the measured range stops at 2.5 m5.2 フロントエンド — 実測距離が 2.5 m までしか伸びない理由
我原本的 §1.2 只寫了 Yu 的超音波鏈路預算，DSIL 這邊完全沒提。表 2.4 的關鍵項：My original §1.2 only covered Yu's ultrasonic link budget and said nothing about the DSIL side. The key entries from table 2.4:当初の §1.2 では Yu の超音波リンクバジェットしか扱っておらず、DSIL 側にはまったく触れていなかった。表 2.4 の主要項目は次のとおりである。
項目Item項目
規格Spec仕様
對靈敏度 / 距離的意義What it means for sensitivity / range感度・距離への意味
發射功率Transmit power送信電力
約 0 dBmabout 0 dBm約 0 dBm
偏低，是最直接的旋鈕（受法規與 mixer 驅動限制）on the low side; the most direct knob (bounded by regulations and mixer drive)低めであり、最も直接的なつまみ (法規制とミキサ駆動能力による制限あり)
天線 WA5VJBAntenna WA5VJBアンテナ WA5VJB
log-periodic, 2–11 GHz, 6 dBi
寬頻但增益低；換窄頻高增益天線可同時改善距離與雜波wideband but low gain; a narrowband high-gain antenna would improve range and clutter at once広帯域だが利得が低い。狭帯域・高利得アンテナに替えれば距離とクラッタを同時に改善できる
ADC 動態範圍充裕，非瓶頸the ADC has ample dynamic range and is not the bottleneckADC のダイナミックレンジには余裕があり、ボトルネックではない
實測距離：金屬板 1 / 1.2 / 1.5 / 1.8 / 2 m，人體加測到 2.5 m — 全部在 2.5 m 以內，比 Yu 的超音波 2.97 m 還短。以 5.8 GHz、0 dBm、6 dBi 的鏈路來說這不意外，而且近距離反而是優點：相位雜訊靠 range-correlation 大幅相消（式 (3.1) 的 $\Delta\varphi(t)$ 項因此被忽略），正是 SIL 雷達對近距離微小位移特別靈敏的原因。Measured ranges: the metal plate at 1 / 1.2 / 1.5 / 1.8 / 2 m, and a human subject additionally at 2.5 m — all within 2.5 m, shorter than Yu's ultrasonic 2.97 m. With a 5.8 GHz, 0 dBm, 6 dBi link that is no surprise, and the short range is actually an advantage: phase noise largely cancels through range correlation (which is why the $\Delta\varphi(t)$ term of eq. (3.1) can be neglected), and that is exactly why SIL radar is so sensitive to tiny displacements at close range.実測距離は、金属板が 1 / 1.2 / 1.5 / 1.8 / 2 m、人体ではさらに 2.5 m まで測定されており、すべて 2.5 m 以内である。Yu の超音波の 2.97 m よりも短い。5.8 GHz・0 dBm・6 dBi のリンクを考えれば驚くことではなく、近距離であることはむしろ利点である。レンジコリレーションによって位相雑音が大幅に相殺され (そのため式 (3.1) の $\Delta\varphi(t)$ 項は無視できる)、これこそ SIL レーダが近距離の微小変位に対して特に高感度である理由である。
鏡像拒絕也是靈敏度的前提Image rejection is also a prerequisite for sensitivityイメージ除去もまた感度の前提条件である
In a low-IF architecture the image folds into baseband and contaminates the displacement signal directly. The mixer's raw image rejection is only 31 dBc; trimming the amplitude and phase of the I/Q channels in the FPGA raises the total to 116.85 dB (Tx 62.16 + Rx 54.69), against only 81.24 dB for the analog version (table 3.1). That 35 dB improvement comes from "going digital"; it has nothing to do with delay-line resolution, but it is just as much a necessary condition for measuring 20.7 µm at all.
低 IF アーキテクチャではイメージがベースバンドに折り返し、変位信号を直接汚染する。ミキサの素のイメージ除去比はわずか 31 dBc だが、FPGA で I/Q チャネルの振幅と位相を微調整することで合計 116.85 dB (Tx 62.16 + Rx 54.69) まで引き上げている。アナログ版は 81.24 dB にとどまる (表 3.1)。この 35 dB の改善は「ディジタル化」によるもので、遅延線の分解能とは無関係だが、20.7 µm を測定できるかどうかの必要条件であることに変わりはない。
生理訊號（1.5 m，受測者配戴呼吸帶與心跳帶為參考）：雷達得 0.22 Hz (13 BPM) 與 1.31 Hz (79 BPM)，參考值 13 / 79 BPM — 完全吻合。Vital signs (1.5 m, the subject wearing a respiration belt and a heart-rate belt as reference): the radar reports 0.22 Hz (13 BPM) and 1.31 Hz (79 BPM) against reference values of 13 / 79 BPM — an exact match.生体信号 (1.5 m、被験者は参照用に呼吸バンドと心拍バンドを装着): レーダの測定値は 0.22 Hz (13 BPM) と 1.31 Hz (79 BPM) で、参照値 13 / 79 BPM と完全に一致した。
FSK 測距：5.8 / 5.82 GHz（$\Delta f=20$ MHz），金屬板與人體誤差皆在 3% 以內（1–2.5 m）。FSK ranging: 5.8 / 5.82 GHz ($\Delta f=20$ MHz), with errors within 3% for both the metal plate and the human subject (1–2.5 m).FSK 測距: 5.8 / 5.82 GHz ($\Delta f=20$ MHz)。金属板・人体とも誤差は 3% 以内であった (1–2.5 m)。
但兩者不能同時：FSK 切換頻率僅 5 Hz，論文 p.39 說明「尚無法以 FSK 模式量測金屬板或人體的位移情形」，受限於切換頻率、FPGA 資料回傳速率與 LO 未與 FPGA 同步。But not both at once: the FSK switching rate is only 5 Hz, and p.39 of the thesis explains that "displacement of the metal plate or of a human body cannot yet be measured in FSK mode", limited by the switching rate, the FPGA data readback rate, and the LO not being synchronized to the FPGA.ただし両立はできない: FSK の切替周波数はわずか 5 Hz であり、論文 p.39 は「FSK モードでは金属板や人体の変位をまだ測定できない」と説明している。切替周波数、FPGA のデータ転送速度、そして LO が FPGA と同期していないことが制約となっている。
5.4 論文自列的未來方向（p.45–46）5.4 Future directions listed by the thesis itself (pp.45–46)5.4 論文自身が挙げる今後の方向性 (p.45–46)
升至毫米波頻段，藉縮短載波波長提升解析度 — 即本文 §4.3 的 $f_{RF}$ 路線。Move up to the millimetre-wave band, improving resolution by shortening the carrier wavelength — the $f_{RF}$ route of §4.3 here.ミリ波帯へ移行し、搬送波の波長を短くして分解能を高める — 本稿 §4.3 の $f_{RF}$ ルートである。
提升 FSK 切換頻率，才能同時測距與量心跳。Raise the FSK switching rate so that ranging and heartbeat measurement can run together.FSK の切替周波数を上げ、測距と心拍計測を同時に行えるようにする。
提升 UART baud rate、並使 FPGA 與本地振盪源切換同步。Raise the UART baud rate and synchronize the FPGA with the local-oscillator switching.UART のボーレートを上げ、FPGA と局部発振源の切替を同期させる。
在 FPGA 核心內預先設計數種不同 IF 頻率的 DSIL 模組，依應用場域切換。Pre-design several DSIL modules with different IF frequencies inside the FPGA core and switch between them according to the application scenario.FPGA コア内に異なる IF 周波数の DSIL モジュールを複数あらかじめ用意し、用途に応じて切り替える。
使用規格更高的 FPGA 以提升系統時脈頻率。Use a higher-grade FPGA to raise the system clock frequency.より高性能な FPGA を用いてシステムクロック周波数を上げる。
第 4 點正好驗證了 §4 的觀點Point 4 confirms the argument of §4第 4 点は §4 の主張をそのまま裏づけている
The solution the thesis authors arrived at on their own is "prepare several modules with different $f_{IF}$ and pick one per scenario" — precisely what §4.2 states: $f_{IF}$ merely translates the whole "resolution ↔ span ↔ locking range" window. For small-range high-precision measurement, pick a low IF; to track fast motion over a large range, pick a high IF. $f_{IF}$ is an application-scenario selector, not a design parameter with an "optimum value".
論文の著者自身がたどり着いた解決策は「異なる $f_{IF}$ のモジュールをいくつか用意し、場面に応じて選ぶ」というものである。これはまさに §4.2 で述べた、$f_{IF}$ は「分解能 ↔ 測定レンジ ↔ ロッキングレンジ」という窓を平行移動させるだけという主張そのものである。小範囲を高精度で測るなら低い IF を、大きな範囲の速い運動を追うなら高い IF を選べばよい。$f_{IF}$ は応用シーンのセレクタであって、「最適値」の存在する設計パラメータではない。
6 · 可執行的改善清單6 · An actionable improvement checklist6 · 実行可能な改善リスト
6.1 從 PI 累加器多取幾個位元（幾乎免費）6.1 Take a few more bits out of the PI accumulator (almost free)6.1 PI アキュムレータから下位ビットを取り出す (ほぼ無償)
PI 控制器以 50 kHz 全精度運算，但只有截斷後的值去定址延遲線。量化誤差會變成相位誤差，而積分器會主動去對抗它 — 所以次級位元的資訊存在於累加器狀態中，只是在輸出端被丟掉了。The PI controller computes at full precision at 50 kHz, but only the truncated value addresses the delay line. The quantization error becomes a phase error which the integrator actively fights — so the information in the sub-LSB bits does exist in the accumulator state; it is merely discarded at the output.PI 制御器は 50 kHz で全精度演算を行うが、遅延線をアドレッシングするのは打ち切り後の値だけである。量子化誤差は位相誤差となり、積分器がそれを能動的に打ち消そうとする。つまり下位ビットの情報はアキュムレータの状態として存在しており、出力段で捨てられているだけである。
可行性證據：圖 13 的 26 µm p-p $\approx$ 7.6 LSB，代表迴路本來就在跨 LSB limit-cycle（不是卡在死區）。以 50 kHz 更新率對生理頻帶（0.1–10 Hz）平均，OSR 約 2500。Evidence that it works: the 26 µm p-p of figure 13 is $\approx$ 7.6 LSB, so the loop already limit-cycles across LSBs (rather than sitting in a dead zone). Averaging a 50 kHz update rate over the vital-sign band (0.1–10 Hz) gives an OSR of about 2500.実現可能性の根拠: 図 13 の 26 µm p-p は $\approx$ 7.6 LSB に相当し、ループがもともと LSB をまたいでリミットサイクルしている (不感帯に留まっていない) ことを示す。50 kHz の更新レートを生体信号帯域 (0.1–10 Hz) で平均すると、OSR は約 2500 になる。
改法：把全精度 PI 累加器輸出當軌跡輸出、在 ~15 Hz 低通，截斷值只留給定址用。不需額外記憶體、不動 clock。How to change it: take the full-precision PI accumulator output as the trajectory output, low-pass it at ~15 Hz, and keep the truncated value for addressing only. No extra memory, no change to the clock.変更方法: 全精度の PI アキュムレータ出力を軌跡出力として取り出し、~15 Hz でローパスをかける。打ち切り値はアドレッシング専用に残す。追加メモリは不要で、クロックにも手を付けない。
不要依賴自然 limit-cycle（迴路可能落進死區而停止抖動）。把 PI 輸出經一階 ΔΣ 調變器，讓位址在相鄰兩階間依比例交替（例如要 1234.4 就用 1234/1235 以 0.6/0.4 duty），實現分數延遲。諧振腔（$Q=25$、BW 1.6 kHz）加上解調濾波器 $F$ 會吸收被整形到高頻的量化雜訊。3–4 個有效位元是合理預期 → 次微米。Do not rely on a natural limit cycle (the loop may fall into a dead zone and stop dithering). Pass the PI output through a first-order ΔΣ modulator so the address alternates between two adjacent steps in proportion (for 1234.4, use 1234/1235 at a 0.6/0.4 duty), realizing a fractional delay. The resonator ($Q=25$, BW 1.6 kHz) together with the demodulation filter $F$ absorbs the quantization noise shaped up to high frequency. Three to four effective bits is a reasonable expectation → sub-micrometre.自然発生的なリミットサイクルに頼ってはならない (ループが不感帯に入り、揺らぎが止まる恐れがある)。PI 出力を 1 次 ΔΣ 変調器に通し、アドレスを隣接する 2 段の間で比率に応じて交互に切り替えることで (1234.4 が欲しければ 1234/1235 を 0.6/0.4 のデューティで使う)、分数遅延を実現する。共振器 ($Q=25$、BW 1.6 kHz) と復調フィルタ $F$ が、高周波側へシェーピングされた量子化雑音を吸収する。有効ビットで 3〜4 ビットの改善は妥当な見込みであり、サブマイクロメートルに届く。
與 5.1 併用：dither 保證平均是有效的，5.1 負責把它收割。Use it together with 6.1: the dither guarantees the average is meaningful, and 6.1 harvests it.6.1 と併用する。ディザが平均を意味あるものにし、6.1 がその結果を刈り取る。
6.3 提高 clock — 對 Yu 與 Wu 是兩件不同的事6.3 Raising the clock — two different jobs for Yu and for Wu6.3 クロックを上げる — Yu と Wu では別の作業になる
6.3.1 Yu 超音波雷達：需要改結構6.3.1 Yu's ultrasonic radar: the structure has to change6.3.1 Yu の超音波レーダ — 構造の変更が必要
論文現況As in the paper論文の現状
提升後After the upgrade改善後
Clock
50 MHz
200 MHz
$\tau_{clk}$
20 ns
5 ns
解析度Resolution分解能
3.4 µm
0.85 µm
維持量程所需位元Bits needed to hold the spanレンジ維持に必要なビット数
40,000
160,000
結構必須從移位暫存器改成 M10K 環形緩衝區（見 §2.3）。這裡 C7 速度等級是真的要驗 — 先過 TimeQuest 再承諾 4 倍，100 MHz（1.7 µm）是安全中間站。The structure must move from a shift register to an M10K ring buffer (see §2.3). Here the C7 speed grade genuinely has to be verified — clear TimeQuest before promising 4×; 100 MHz (1.7 µm) is the safe intermediate stop.構造をシフトレジスタから M10K のリングバッファへ変更する必要がある (§2.3 参照)。ここでは C7 スピードグレードを実際に検証しなければならない。4 倍を約束する前に TimeQuest を通すこと。100 MHz (1.7 µm) が安全な中間地点である。
6.3.2 Wu DSIL：200 MHz 已經在板上了6.3.2 Wu's DSIL: 200 MHz is already on the board6.3.2 Wu の DSIL — 200 MHz は既に基板上にある
兩個查證後才發現的事實（碩論 p.27, 表 2.5）Two facts that only turned up on checking (thesis p.27, table 2.5)確認して初めて判明した 2 つの事実 (修士論文 p.27、表 2.5)
200 MHz and 400 MHz clocks already exist. "The 50 MHz crystal oscillator on the development board, combined with the FPGA's internal PLL, generates 200 MHz and 400 MHz signals that clock the digital image-rejection and clutter-cancellation circuits." In other words, on the same 5CGXFC5C6F27C7N, the 200 MHz domain is already implemented and verified — while the delay line hangs off the slowest 50 MHz. No FPGA swap is needed here, and no timing gamble either.
The delay line already lives in block RAM. Table 2.5: memory bits 335,290 / 4,567,040 (7.3%), memory blocks 45/446 (10%), with only 13,760 registers used. $2^{18}=262{,}144$ bit is exactly the bulk of that memory usage — so the "shift register → RAM" recommendation of §2.3 applies to Yu's design only; Wu's has been RAM all along.
論文 p.27 自己算過記憶體餘裕：「數位延遲線的總長度約能增加四倍…使本雷達系統能量測的最大位移提升至約 21 公尺」。但那 4 倍記憶體不一定要花在量程上 — 花在解析度上對生理量測更有價值：The thesis works out the memory headroom itself on p.27: "the total length of the digital delay line can be increased about fourfold… raising the maximum displacement this radar system can measure to roughly 21 metres". But that 4× of memory does not have to be spent on span — spending it on resolution is worth more for vital-sign measurement:論文 p.27 は自らメモリの余裕を計算している。「ディジタル遅延線の総長を約 4 倍にでき…本レーダシステムが測定できる最大変位を約 21 メートルまで向上させられる」。しかしその 4 倍のメモリを測定レンジに使う必然性はない。生体計測にとっては分解能に振るほうが価値が高い。
方案Option案
延遲線 clockDelay-line clock遅延線のクロック
Tap 數Tapstap 数
記憶體Memoryメモリ
解析度Resolution分解能
量程Spanレンジ
現況Present現状
50 MHz
$2^{18}$
0.26 Mbit (5.7%)
20.7 µm
5.43 m
A（論文構想）A (thesis's own idea)A (論文の構想)
50 MHz
$2^{20}$
1.05 Mbit (23%)
20.7 µm
21.7 m
B（建議）B (recommended)B (推奨)
200 MHz
$2^{20}$
1.05 Mbit (23%)
5.17 µm
5.43 m
C（全開）C (all-out)C (フル)
200 MHz
$2^{22}$
4.19 Mbit (92%)
5.17 µm
21.7 m
方案 B 用與論文構想完全相同的記憶體預算，換到 4 倍解析度而非 4 倍量程。對呼吸心跳（1.5 m 內）而言 5.43 m 量程本來就用不完，21.7 m 更是浪費 — 這個交換幾乎是免費的。驗算：$25.86\text{ mm}\times\frac{40\text{k}}{200\text{M}}=5.17\ \mu m$，$2^{20}\times5.17\ \mu m=5.42$ m ✓。Option B uses exactly the same memory budget as the thesis's own idea, but buys 4× the resolution instead of 4× the span. For respiration and heartbeat (within 1.5 m) even the 5.43 m span is never used up, and 21.7 m is pure waste — so the swap is essentially free. Check: $25.86\text{ mm}\times\frac{40\text{k}}{200\text{M}}=5.17\ \mu m$, and $2^{20}\times5.17\ \mu m=5.42$ m ✓.案 B は論文の構想とまったく同じメモリ予算で、レンジ 4 倍ではなく分解能 4 倍を得る。呼吸・心拍 (1.5 m 以内) では 5.43 m のレンジすら使い切らず、21.7 m は完全な無駄である。したがってこの交換はほぼ無償と言える。検算: $25.86\text{ mm}\times\frac{40\text{k}}{200\text{M}}=5.17\ \mu m$、$2^{20}\times5.17\ \mu m=5.42$ m ✓。
論文裡的一處數字不一致One numerical inconsistency in the thesis論文中の数値の不一致が 1 か所
p.27 reads "increase fourfold, to $2^{22}$". But taking $2^{18}$ as the baseline, fourfold is $2^{20}$ ($2^{22}$ would be 16×); and "roughly 21 metres" in the same sentence, $=5.426\times4$, matches fourfold exactly. Cross-checking against the memory usage in table 2.5 ($2^{18}=262{,}144$ bit accounts for the bulk of 335,290) confirms that $2^{22}$ must be a typo for $2^{20}$, and that "fourfold / 21 m" is the self-consistent pair. Option C in the table above instead treats $2^{22}$ as the absolute memory ceiling (92% — it would, in theory, fit).
純 RTL / 算術改動，無資源與時序風險，且很可能單靠它們就進到 1 µm 以下。它們同時也免費驗證了「瓶頸是否真的是量化」這個問題。之後才考慮 6.3.1（要改結構、要驗時序）。Pure RTL / arithmetic changes, with no resource or timing risk, and quite likely enough on their own to get below 1 µm. They also test for free whether quantization really is the bottleneck. Only then consider 6.3.1 (which needs a structural change and timing closure).純粋な RTL / 演算の変更であり、リソースにもタイミングにもリスクがない。しかもこれだけで 1 µm を切れる可能性が高い。同時に「本当にボトルネックは量子化なのか」という問いを無償で検証できる。6.3.1 (構造変更とタイミング検証が必要) を検討するのはその後でよい。
Wu DSIL：直接做 6.3.2 方案 BWu DSIL: go straight to option B of 6.3.2Wu DSIL — 6.3.2 の案 B を直接実行
200 MHz 時脈與 RAM 結構都已存在，只要把延遲線搬到既有的 200 MHz 域並把 tap 加到 $2^{20}$ → 20.7 µm 變 5.17 µm，記憶體預算與論文原本要拿去換量程的那筆完全相同。這是本文投報率最高的一項。Both the 200 MHz clock and the RAM structure already exist; simply move the delay line into the existing 200 MHz domain and raise the taps to $2^{20}$ → 20.7 µm becomes 5.17 µm, on exactly the memory budget the thesis had earmarked for span. This is the highest-return item in this note.200 MHz クロックも RAM 構造も既に存在する。遅延線を既存の 200 MHz ドメインに移し、tap 数を $2^{20}$ に増やすだけで 20.7 µm が 5.17 µm になる。メモリ予算は論文がレンジ拡大に充てようとしていたものとまったく同じである。本稿で最も投資対効果の高い項目である。
另一個與解析度無關、但別忘的項目One more item, unrelated to resolution but not to be forgotten分解能とは無関係だが忘れてはならない項目
Nail the operating point to $\theta=\pi$. A mere 1% error in the T/4 delay block pushes the operating point out of the stable region (Yu §VI-3). Apply the set-point correction of eq. (A39), $r\approx\pi A^2\Delta\tau/T$. Drifting off the operating point collapses the plant gain as figure 3 shows, and every sensitivity number above degrades with it.
Also, leave $A_{inj}=0.5$ alone: from Yu eq. (7), $|g(\pi)|=2A_{inj}(1-A_{inj})\omega_n/\pi Q$ is exactly maximized at $A_{inj}=0.5$ — the same value as maximum flatness (8), so it optimizes loop gain and linearity simultaneously. Move it and you lose on both counts.
Practice 1 — 換 200 kHz 換能器有用嗎Practice 1 — Does a 200 kHz transducer help?Practice 1 — 200 kHz のトランスデューサに替えると効果はあるか
Problem:有人建議把 Yu 的超音波雷達從 40 kHz 換成 200 kHz 換能器以「提升靈敏度」。在相位消除架構下，位移解析度會如何變化？為什麼？Someone proposes swapping Yu's ultrasonic radar from a 40 kHz to a 200 kHz transducer to "improve sensitivity". Under the phase-cancelling architecture, how does the displacement resolution change, and why?Yu の超音波レーダを 40 kHz から 200 kHz のトランスデューサに替えて「感度を上げる」という提案がある。位相相殺アーキテクチャにおいて、変位分解能はどう変わるか。またその理由は。
點擊展開解答Click to reveal solutionクリックで解答を表示
完全不變，仍是 3.4 µm。It does not change at all — still 3.4 µm.まったく変わらず、3.4 µm のままである。
解析度 $=\tfrac12 c\tau_{clk}$，只含聲速與 clock 週期，不含載波頻率。用相位觀點看更清楚：相位 LSB $\delta\theta=\omega_n\tau_{clk}$ 正比於 $\omega_n$（變粗 5 倍），而相位轉位移 $c/2\omega_n$ 反比於 $\omega_n$（變細 5 倍），兩者相消。The resolution $=\tfrac12 c\tau_{clk}$ contains only the speed of sound and the clock period — no carrier frequency. It is clearer in the phase view: the phase LSB $\delta\theta=\omega_n\tau_{clk}$ is proportional to $\omega_n$ (5× coarser), while the phase-to-displacement factor $c/2\omega_n$ is inversely proportional to $\omega_n$ (5× finer), and the two cancel.分解能 $=\tfrac12 c\tau_{clk}$ には音速とクロック周期しか含まれず、搬送波周波数は入っていない。位相の観点で見るとより明確である。位相 LSB $\delta\theta=\omega_n\tau_{clk}$ は $\omega_n$ に比例して 5 倍粗くなり、位相から変位への係数 $c/2\omega_n$ は $\omega_n$ に反比例して 5 倍細かくなるため、両者は相殺する。
這與傳統 Doppler / SIL 雷達（靈敏度 $\propto$ 載波）相反 — 因為那裡輸出的是相位，這裡輸出的是延遲。This is the opposite of a conventional Doppler / SIL radar (sensitivity $\propto$ carrier) — because there the output is phase, whereas here the output is delay.これは従来のドップラー / SIL レーダ (感度 $\propto$ 搬送波) とは逆である。あちらの出力が位相であるのに対し、ここでの出力は遅延だからである。
而且會變差：$v_{max}=\pi\omega_{BW}c/5\omega_n$ 掉 5 倍（20.4 → 4.1 m/s），吸收係數 $\alpha$ 也大幅上升使距離縮短。淨效果是純損失。And it actually gets worse: $v_{max}=\pi\omega_{BW}c/5\omega_n$ falls by 5× (20.4 → 4.1 m/s), and the absorption coefficient $\alpha$ rises sharply, shortening the range. The net effect is a pure loss.むしろ悪化する。$v_{max}=\pi\omega_{BW}c/5\omega_n$ は 5 分の 1 に下がり (20.4 → 4.1 m/s)、吸収係数 $\alpha$ も大きく増えて距離が縮む。正味では純粋な損失である。
Practice 2 — DSIL 升 IF 的完整帳Practice 2 — The full ledger of raising DSIL's IFPractice 2 — DSIL の IF を上げたときの収支
Problem:DSIL 把 $f_{IF}$ 從 40 kHz 升到 160 kHz（$f_{clk}$、$f_{RF}$、$Q$、注入比不變）。列出 (a) $\Delta D_{min}$ (b) $D_{max}$ (c) $\omega_{LR}$ (d) 動態範圍 的變化。DSIL raises $f_{IF}$ from 40 kHz to 160 kHz ($f_{clk}$, $f_{RF}$, $Q$ and the injection ratio unchanged). List the change in (a) $\Delta D_{min}$, (b) $D_{max}$, (c) $\omega_{LR}$, (d) dynamic range.DSIL の $f_{IF}$ を 40 kHz から 160 kHz に上げる ($f_{clk}$、$f_{RF}$、$Q$、注入比は不変)。(a) $\Delta D_{min}$ (b) $D_{max}$ (c) $\omega_{LR}$ (d) ダイナミックレンジ の変化を挙げよ。
結論：升 IF 不是「用靈敏度買鎖定範圍」這麼單純 — 它是把整個量測視窗往粗/遠的方向平移，同時線性換到鎖定範圍。要保住靈敏度就得同比例拉 $f_{clk}$（需 200 MHz）或 $f_{RF}$。Conclusion: raising the IF is not simply "buying locking range with sensitivity" — it translates the entire measurement window toward coarser and farther, while trading linearly into locking range. Holding sensitivity requires scaling $f_{clk}$ (200 MHz needed) or $f_{RF}$ by the same factor.結論: IF を上げることは「感度でロッキングレンジを買う」という単純な話ではない。測定窓全体を粗く・遠くの方向へ平行移動させつつ、線形にロッキングレンジへ変換しているのである。感度を維持するには $f_{clk}$ (200 MHz が必要) または $f_{RF}$ を同じ比率で引き上げる必要がある。
Practice 3 — 距離只從 2.97 m 到 4.7 m？Practice 3 — Range only goes from 2.97 m to 4.7 m?Practice 3 — 距離が 2.97 m から 4.7 m にしか伸びないのはなぜか
Problem:把 Yu 雷達的 $V_R$ 改善 4 倍（例如增益 334→1336），為何距離只從 2.97 m 增至約 4.7 m，而不是 $\sqrt{4}=2$ 倍的 5.94 m？If Yu's radar improves $V_R$ by 4× (say, gain 334→1336), why does the range only grow from 2.97 m to about 4.7 m rather than the $\sqrt{4}=2$ factor that would give 5.94 m?Yu のレーダで $V_R$ を 4 倍改善した場合 (たとえば利得 334→1336)、距離が 2.97 m から約 4.7 m にしか伸びず、$\sqrt{4}=2$ 倍の 5.94 m にならないのはなぜか。
點擊展開解答Click to reveal solutionクリックで解答を表示
因為 $R_0\propto\sqrt{V_T/V_R}$ 只是無吸收的幾何解。$R_0$ 確實 ×2（4.6 → 9.2 m），但真實距離要解 $R=R_0 10^{-0.05\alpha R}$，即 $R=W(0.115\alpha R_0)/(0.115\alpha)$。Because $R_0\propto\sqrt{V_T/V_R}$ is only the geometric solution without absorption. $R_0$ does double (4.6 → 9.2 m), but the true range must solve $R=R_0 10^{-0.05\alpha R}$, i.e. $R=W(0.115\alpha R_0)/(0.115\alpha)$.$R_0\propto\sqrt{V_T/V_R}$ は吸収を無視した幾何学的な解にすぎないからである。$R_0$ は確かに 2 倍になる (4.6 → 9.2 m) が、実際の距離は $R=R_0 10^{-0.05\alpha R}$、すなわち $R=W(0.115\alpha R_0)/(0.115\alpha)$ を解いて求める必要がある。
Lambert-W 是次線性的：空氣吸收隨距離指數衰減，超過約 5 m 後前端增益幾乎換不到距離（24 dB 只換到 2.3 倍）。要再往外推只能降低工作頻率以減小 $\alpha$。The Lambert-W is sublinear: air absorption decays exponentially with distance, so beyond about 5 m front-end gain buys almost no range (24 dB gets only 2.3×). Pushing farther out requires lowering the operating frequency to reduce $\alpha$.Lambert-W は劣線形である。空気吸収は距離に対して指数的に減衰するため、約 5 m を超えるとフロントエンド利得はほとんど距離に変換されない (24 dB で 2.3 倍にしかならない)。さらに遠くへ伸ばすには動作周波数を下げて $\alpha$ を小さくするしかない。
Practice 4 — 為什麼 dither 有效而不是加雜訊Practice 4 — Why dither helps instead of adding noisePractice 4 — ディザがノイズ付加ではなく改善になる理由
Problem:直覺上「故意在延遲位址上抖動」像是主動加入雜訊。為何它反而能改善解析度？成立條件是什麼？Intuitively, "deliberately jittering the delay address" looks like actively injecting noise. Why does it improve resolution instead, and under what conditions does that hold?直感的には「遅延アドレスをわざと揺らす」ことは能動的にノイズを加えているように見える。それがなぜ分解能の改善になるのか。成立条件は何か。
點擊展開解答Click to reveal solutionクリックで解答を表示
因為它把量化誤差從「直流偏差」轉成「可平均掉的高頻擾動」。固定截斷會產生一個與訊號相關的固定誤差（死區），無論平均多久都不會消失。ΔΣ dither 讓時間平均值等於想要的分數延遲，並把量化雜訊整形到高頻。Because it converts the quantization error from a "DC bias" into a "high-frequency disturbance you can average away". Fixed truncation produces a signal-correlated fixed error (a dead zone) that no amount of averaging removes. ΔΣ dither makes the time average equal the desired fractional delay and shapes the quantization noise up to high frequency.量子化誤差を「直流バイアス」から「平均で消せる高周波の擾乱」に変換するからである。固定的な打ち切りは信号と相関を持つ固定誤差 (不感帯) を生み、どれだけ平均しても消えない。ΔΣ ディザは時間平均を目的の分数遅延に一致させ、量子化雑音を高周波側へシェーピングする。
成立條件有二：Two conditions must hold:成立条件は 2 つある。
系統要有低通平均機制在量化雜訊與訊號之間 — 這裡是諧振腔（$Q=25$、BW 1.6 kHz）與解調濾波器 $F$，訊號在 0.1–10 Hz，OSR 約 2500。條件充分成立。The system must provide a low-pass averaging mechanism between the quantization noise and the signal — here the resonator ($Q=25$, BW 1.6 kHz) and the demodulation filter $F$, with the signal at 0.1–10 Hz and an OSR of about 2500. The condition is amply satisfied.量子化雑音と信号の間にローパス平均機構が必要である。ここでは共振器 ($Q=25$、BW 1.6 kHz) と復調フィルタ $F$ がそれにあたり、信号は 0.1–10 Hz、OSR は約 2500 である。条件は十分に満たされている。
取樣輸出時必須讀未量化的命令值（§6.1），或對量化後輸出做同帶寬低通。若直接讀截斷值又不濾波，dither 只會讓輸出看起來更吵。When sampling the output you must read the unquantized command value (§6.1), or low-pass the quantized output over the same bandwidth. Read the truncated value directly without filtering and the dither only makes the output look noisier.出力をサンプリングする際は量子化前の指令値を読む (§6.1) か、量子化後の出力に同じ帯域のローパスをかける必要がある。打ち切り値をそのまま読んでフィルタをかけなければ、ディザは出力をより騒がしく見せるだけである。
這也解釋為何 6.1 與 6.2 應併用：6.2 保證平均有意義，6.1 負責取回結果。This also explains why 6.1 and 6.2 belong together: 6.2 makes the average meaningful, and 6.1 collects the result.これは 6.1 と 6.2 を併用すべき理由でもある。6.2 が平均を意味あるものにし、6.1 がその結果を回収する。
9 · 來源與可信度標註9 · Sources and confidence notes9 · 出典と確度の注記
內容Content内容
來源Source出典
可信度Confidence確度
§1、§2.1–2.2、§7 的 Yu 數據Yu's numbers in §1, §2.1–2.2 and §7§1、§2.1–2.2、§7 の Yu のデータ
論文原文 — 已修正本文初版把 20.7 µm 誤寫為「僅理論值」Directly from the thesis — corrects the first version of this note, which wrongly called 20.7 µm "theory only"論文原文 — 本稿初版が 20.7 µm を「理論値のみ」と誤記していた点を訂正済み
§5.1 雜波 / 耦合與兩機制死角§5.1 clutter / coupling and the blind spots of the two mechanisms§5.1 クラッタ・結合と 2 手法の死角
論文原文（修正本文初版「需驗時序」的過度保守判斷）Directly from the thesis (correcting the over-conservative "timing must be verified" call in this note's first version)論文原文 (本稿初版の「タイミング検証が必要」という過度に保守的な判断を訂正)
$R_0=4.6$ m
由 Yu 論文 $R=2.9896$ m 與 $\alpha=1.256$ 反解式 (A48)Back-solved from eq. (A48) using $R=2.9896$ m and $\alpha=1.256$ in Yu's paperYu の論文の $R=2.9896$ m と $\alpha=1.256$ から式 (A48) を逆算
本文推算，與論文自洽Derived here; consistent with the paper本稿による推算。論文と整合
§0 主公式的統一形式The unified form of the master equation in §0§0 のマスター式の統一形
由 Yu 式 (10) 與 Wu 式 (2.10) 改寫合併Merged and rewritten from Yu eq. (10) and Wu eq. (2.10)Yu の式 (10) と Wu の式 (2.10) を書き換えて統合
本文整理，兩邊數值均已驗算 ✓Compiled here; both sets of numbers checked ✓本稿による整理。両者の数値とも検算済み ✓
§6.3.2 方案 B / C（記憶體換解析度）§6.3.2 options B / C (memory traded for resolution)§6.3.2 の案 B / C (メモリを分解能に振り替える)
本文建議，非論文主張（論文只提「4 倍換量程」）Recommended here, not claimed by the thesis (the thesis only proposes "4× traded for span")本稿の提案であり、論文の主張ではない (論文は「4 倍をレンジに充てる」としか述べていない)
用論文自己的資源表推算，數值已驗算 ✓Computed from the thesis's own resource table; numbers checked ✓論文自身のリソース表から算出。数値は検算済み ✓
由 Yu 式 (A28)(A31)、DESIGN PROCEDURE 與 $F(s)$ 的設計值 (11.9 kHz) 推得；Wu 式 (2.12) 佐證 $v_{max}$ 不含 $f_{IF}$Derived from Yu eqs. (A28)(A31), the DESIGN PROCEDURE and the design value of $F(s)$ (11.9 kHz); Wu eq. (2.12) corroborates that $v_{max}$ contains no $f_{IF}$Yu の式 (A28)(A31)、DESIGN PROCEDURE および $F(s)$ の設計値 (11.9 kHz) から導出。Wu の式 (2.12) が $v_{max}$ に $f_{IF}$ が含まれないことを裏づける
本文推論 — 機制由兩篇論文的式子支持，但「$\omega_c$ 抬 4 倍即得 $\omega_{BW}$ 抬 4 倍」為線性外推，需照 STEP 3 重掃邊限驗證Inference made here — the mechanism is supported by equations in both papers, but "raise $\omega_c$ 4× and $\omega_{BW}$ rises 4×" is a linear extrapolation that must be verified by re-sweeping margins per STEP 3本稿の推論 — メカニズムは両論文の式に支持されるが、「$\omega_c$ を 4 倍にすれば $\omega_{BW}$ も 4 倍」は線形外挿であり、STEP 3 に従って余裕を再掃引して検証する必要がある
§4.4.3 等比例同升記憶體零成本§4.4.3 scaling both together costs no memory§4.4.3 同率で同時に上げればメモリコストはゼロ
由主公式直接得（比值不變）Follows directly from the master equation (the ratio is unchanged)マスター式から直接導かれる (比が不変であるため)
$2^{22}$ 應為 $2^{20}$ 誤植$2^{22}$ is a typo for $2^{20}$$2^{22}$ は $2^{20}$ の誤植
本文以「四倍」、「約 21 公尺」、表 2.5 記憶體用量三方交叉檢核Cross-checked here against three things: "fourfold", "roughly 21 metres", and the memory usage in table 2.5本稿が「4 倍」「約 21 メートル」「表 2.5 のメモリ使用量」の 3 点を突き合わせて確認
三者互相自洽，$2^{22}$ 為孤例The three agree with each other; $2^{22}$ is the lone outlier3 者は互いに整合しており、$2^{22}$ だけが孤立している
§6.1 從 PI 累加器取位元§6.1 taking bits from the PI accumulator§6.1 PI アキュムレータからビットを取る
本文推論，非論文主張Inference made here, not claimed by the papers本稿の推論であり、論文の主張ではない
需以 Yu 圖 13 的 10 µm 測試比對粗/細輸出來驗證Needs verification by comparing the coarse and fine outputs in Yu's 10 µm test of figure 13Yu の図 13 の 10 µm テストで粗／細の出力を比較して検証する必要がある