KiCad 10.0.5 · pcbnew · bandpassFilter.kicad_pcb
Pour GND across the whole board在整塊板子上灌注 GND 銅箔基板全面に GND を塗りつぶす
Turning the Edge.Cuts outline into a filled ground plane on both copper layers and stitching the two together — the exact sequence run on the 20 × 20 mm RBP-650A+ filter board, with the settings that decide whether the copper actually fills and connects.把 Edge.Cuts 板框變成兩層銅箔上填滿的接地平面，再把兩層縫合起來——這是在 20 × 20 mm 的 RBP-650A+ 濾波器板上實際跑過的完整順序，連同決定銅箔到底填不填得起來、連不連得上的設定。Edge.Cuts の外形を両面の銅層で塗りつぶしたグランドプレーンに変え、両層を縫い合わせる——20 × 20 mm の RBP-650A+ フィルタ基板で実際に実行した手順そのままで、銅が実際に塗りつぶされ、かつ接続されるかを決める設定も併記する。
- Board outline板框基板外形
- 143,90.5 → 163,110.5
- Layers層レイヤ
- F.Cu + B.Cu
- Net網路ネット
- GND
- Stitching vias縫合過孔スティッチングビア
- 34 @ 0.6/0.3
Before you touch anything動手之前手を付ける前に
Two habits that save a board.兩個能救回一塊板子的習慣。基板を救う二つの習慣。
- Copper never goes on
Edge.Cuts. That layer is the board outline; it only clips the pour. The zone itself lives onF.Cu/B.Cu.銅箔絕不放在Edge.Cuts上。那一層是板框，它只負責裁切灌注出來的銅。銅箔區域本身要放在F.Cu/B.Cu。銅をEdge.Cutsに置いてはいけない。あのレイヤは基板外形であり、塗りつぶしをクリップするだけ。ゾーン自体はF.Cu/B.Cuに置く。 - Don't hand-edit the .kicad_pcb while pcbnew has it open.
The GUI rewrites the whole file on save and silently discards outside edits. Back up first:
cp bandpassFilter.kicad_pcb bandpassFilter.kicad_pcb.bakpcbnew 開著 .kicad_pcb 的時候不要手改檔案。GUI 存檔時會整份重寫，並且無聲地丟掉外部的修改。先備份：cp bandpassFilter.kicad_pcb bandpassFilter.kicad_pcb.bakpcbnew が .kicad_pcb を開いている間に手で編集しないこと。GUI は保存時にファイル全体を書き直し、外部からの編集を黙って捨てる。まずバックアップ：cp bandpassFilter.kicad_pcb bandpassFilter.kicad_pcb.bak
The procedure操作流程手順
Nine steps, in order: six to pour the copper, three to stitch the planes. Each checkpoint is a value you can read off the screen before moving on.九個步驟，依序來：六步灌銅，三步縫合兩層平面。每個檢查點都是你在往下走之前可以直接從畫面上讀到的數值。全九ステップ、順番どおりに：六つで銅を塗りつぶし、三つで両プレーンを縫い合わせる。各チェックポイントは、次に進む前に画面から読み取れる値になっている。
Selection Filter · bottom rightSelection Filter · 右下角Selection Filter · 右下
Isolate the board outline只選出板框基板外形だけを選び出す
Press Esc to drop whatever is selected. In the Selection Filter panel, click All items to clear every box, then tick Graphics only. Click once on empty canvas to give it keyboard focus, then Ctrl+A.按 Esc 取消目前的選取。在 Selection Filter 面板按 All items 把所有勾選清掉，然後只勾 Graphics。在空白畫布上點一下讓它取得鍵盤焦點，接著按 Ctrl+A。Esc で選択を解除する。Selection Filter パネルで All items を押して全チェックを外し、Graphics だけを入れる。空白のキャンバスを一度クリックしてキーボードフォーカスを移し、Ctrl+A を押す。
Select All obeys the filter, so this picks up the four Edge.Cuts lines and nothing
else — no footprints, no tracks, no silkscreen.Select All 會遵守篩選器，所以這一下只會抓到四條 Edge.Cuts 線段，其他都不會——沒有封裝、沒有線路、沒有絲印。Select All はフィルタに従うので、これで拾えるのは Edge.Cuts の四本の線だけ——フットプリントも配線もシルクも入らない。
Canvas · right-click menu畫布 · 右鍵選單キャンバス · 右クリックメニュー
Convert the outline into a zone把板框轉成銅箔區域外形をゾーンに変換する
Right-click directly on one of the highlighted outline lines — right-clicking empty canvas drops the selection. Choose Create from Selection → Create Zone from Selection…直接在其中一條被highlight的板框線上按右鍵——在空白畫布上按右鍵會把選取取消掉。選 Create from Selection → Create Zone from Selection…ハイライトされた外形線のいずれかの上で直接右クリックする——空白のキャンバスで右クリックすると選択が外れる。Create from Selection → Create Zone from Selection… を選ぶ。
The Convert to Copper Zone dialog opens with Use centerlines already selected, which is what you want: the zone traces the outline itself rather than a hull around it.Convert to Copper Zone 對話框打開時 Use centerlines 已經是選中的，這正是你要的：銅箔區域會沿著板框本身走，而不是包一個外殼在它外面。Convert to Copper Zone ダイアログは Use centerlines が選択済みで開く。これが望みの動作で、ゾーンは外形そのものをたどり、その周囲に外殻を作らない。
Convert to Copper Zone dialogConvert to Copper Zone 對話框Convert to Copper Zone ダイアログ
Set the zone up before you click OK按下 OK 之前先把區域設定好OK を押す前にゾーンを設定する
| Field欄位項目 | Set to設成設定値 | Why為什麼理由 |
|---|---|---|
| Delete source objectsDelete source objectsDelete source objects | unchecked取消勾選チェックを外す | Keeps Edge.Cuts; the board still has an outline.保住 Edge.Cuts；板子還有板框。Edge.Cuts が残り、基板に外形が保たれる。 |
| LayersLayersLayers | F.Cu + B.Cu | Both pours in one object, one outline, one net.兩層的灌注放在同一個物件裡，一個輪廓、一個網路。両層の塗りつぶしを一つのオブジェクトに、外形一つ、ネット一つで持たせる。 |
| Net nameNet nameNet name | GND | A zone left on <no net> still fills but connects nothing — it looks identical.留在 <no net> 的區域照樣會填滿，但什麼都沒連上——外觀完全一樣。<no net> のままのゾーンも塗りつぶされるが、何にも接続されない——見た目はまったく同じ。 |
| ClearanceClearanceClearance | 0.25 mm | The 0.5 mm default chokes the copper between the filter's ground pads — and on this board the gap also sets the RF line impedance.預設的 0.5 mm 會把濾波器接地焊盤之間的銅箔掐斷——而在這塊板子上，這個間距同時決定 RF 線的阻抗。既定の 0.5 mm ではフィルタのグランドパッド間で銅が絞られてしまう——さらにこの基板では、その隙間が RF 線路のインピーダンスも決めている。 |
| Minimum widthMinimum widthMinimum width | 0.25 mm | Matches the netclass minimum track width.與網路類別的最小線寬一致。ネットクラスの最小配線幅に合わせる。 |
| Pad connectionsPad connectionsPad connections | SolidSolidSolid | Thermal reliefs are the default; RF grounds want full copper, not spokes.預設是散熱環；RF 接地要的是完整銅箔，不是幾根輻條。既定はサーマルリリーフだが、RF のグランドに要るのはスポークではなく銅の全面接続。 |
| Remove islandsRemove islandsRemove islands | AlwaysAlwaysAlways | Any pour region touching no GND pad disappears — that is the setting working, not a fill bug.任何沒碰到 GND 焊盤的灌注區塊都會消失——那是設定在作用，不是填充出錯。GND パッドに触れていない塗りつぶし領域は消える——これは設定が働いているのであって、塗りつぶしの不具合ではない。 |
Canvas畫布キャンバス
Fill it填滿它塗りつぶす
Click empty canvas, then press B — Edit → Fill All Zones. Nothing fills on its own; until you press it you see only the hatched zone border. Ctrl+B unfills again.點一下空白畫布，然後按 B——也就是 Edit → Fill All Zones。它不會自己填；在你按下去之前，看到的只有斜線的區域邊界。Ctrl+B 可以再取消填充。空白のキャンバスをクリックして B を押す——Edit → Fill All Zones のこと。自動では塗りつぶされず、押すまではハッチングされたゾーン境界しか見えない。Ctrl+B で塗りつぶしを解除できる。
If the board still looks empty, check the three zone-display buttons on the left toolbar (filled / outline only / both) — a filled zone shown in outline mode looks exactly like an unfilled one.如果板子看起來還是空的，去看左側工具列那三個區域顯示按鈕（filled / outline only / both）——已經填好的區域在 outline 模式下看起來跟沒填一模一樣。それでも基板が空に見えるなら、左ツールバーのゾーン表示切り替え三種（filled / outline only / both）を確認する——塗りつぶし済みのゾーンも outline 表示では未塗りつぶしと見分けが付かない。
Selection Filter · then canvasSelection Filter · 然後回畫布Selection Filter · そのあとキャンバス
Restore the filter, then save把篩選器復原，然後存檔フィルタを戻してから保存する
Tick All items again — leaving the filter on Graphics makes every later click feel broken. Click the canvas to move focus off the panel, then Ctrl+S.再按一次 All items 勾回來——把篩選器留在 Graphics 上，之後每一次點擊都會覺得軟體壞了。點一下畫布把焦點移出面板，然後 Ctrl+S。もう一度 All items を入れて戻す——フィルタを Graphics のままにすると、以後のクリックがすべて壊れているように感じられる。キャンバスをクリックしてフォーカスをパネルから外し、Ctrl+S を押す。
MSYS2 bashMSYS2 bashMSYS2 bash
Verify from outside the GUI離開 GUI 之外做驗證GUI の外から検証する
Read the saved file back — this proves the pour landed and catches anything the canvas hides:把存好的檔案讀回來——這能證明灌注真的落下去了，也能抓到畫布上看不出來的東西：保存したファイルを読み戻す——塗りつぶしが実際に入ったことを証明でき、キャンバスでは見えないものも捕まえられる：
CLI="/c/Program Files/KiCad/10.0/bin/kicad-cli.exe" "$CLI" pcb drc --schematic-parity -o drc.rpt bandpassFilter.kicad_pcb Found 15 violations Found 1 unconnected items Found 0 schematic parity issues
In the file itself the zone should read
(net "GND"), (layers "F.Cu" "B.Cu"),
(connect_pads yes (clearance 0.25)), with one
filled_polygon block per layer.在檔案裡，這個區域應該讀到 (net "GND")、(layers "F.Cu" "B.Cu")、(connect_pads yes (clearance 0.25))，並且每一層各有一個 filled_polygon 區塊。ファイル内でこのゾーンは (net "GND")、(layers "F.Cu" "B.Cu")、(connect_pads yes (clearance 0.25)) と読め、各層ごとに filled_polygon ブロックが一つあるはず。
Canvas · Place → Add Via畫布 · Place → Add Viaキャンバス · Place → Add Via
Ring the perimeter with stitching vias沿板子周圍圍一圈縫合過孔外周をスティッチングビアで囲む
That last unconnected item is the pour on F.Cu against the pour on B.Cu.
Every pad here is SMT, so nothing bridges the layers and the bottom plane — the reference plane the
50 Ω microstrip is defined against — floats.最後那一項未連接，是 F.Cu 上的灌注對 B.Cu 上的灌注。這裡每一個焊盤都是 SMT，所以沒有任何東西跨接兩層，底層平面——也就是 50 Ω 微帶線所參考的那片平面——是浮的。最後の未接続は F.Cu 側の塗りつぶしと B.Cu 側の塗りつぶしの関係である。ここのパッドはすべて SMT なので層をまたぐものが何もなく、下側のプレーン——50 Ω マイクロストリップが基準とするプレーン——が浮いている。
Place GND vias 1.0 mm inside the outline at 2.0 mm pitch. That inset is the arithmetic of the rules, not a guess: 0.5 mm copper-to-edge + 0.3 mm via radius = 0.8 mm minimum, rounded up. 24 vias fit the ring once the SMA launch areas are skipped.把 GND 過孔放在板框往內 1.0 mm 處，間距 2.0 mm。這個內縮量是規則算出來的，不是猜的：0.5 mm 銅箔到板邊 + 0.3 mm 過孔半徑 = 最少 0.8 mm，再往上取整。跳過 SMA 饋入區之後，這一圈剛好放得下 24 顆過孔。GND ビアは外形から 1.0 mm 内側に、ピッチ 2.0 mm で並べる。この内寄せ量は勘ではなくルールから出た数字である：銅から基板端まで 0.5 mm + ビア半径 0.3 mm = 最小 0.8 mm を切り上げたもの。SMA のランチ部を避けると、この周回にビアが 24 個収まる。
Canvas · Place → Add Via畫布 · Place → Add Viaキャンバス · Place → Add Via
Two vias outboard of every ground pad每個接地焊盤外側各放兩顆過孔各グランドパッドの外側にビアを二つ
Via inductance is what you're managing, not DC continuity. For this stackup — 1.57 mm long, 0.3 mm drill — L ≈ 0.2·h·[ln(4h/d)+1] ≈ 1.3 nH, about j5 Ω at 650 MHz in series with a ground that should be zero. Two vias in parallel halve it, so pair them at each pad and keep them tight to the pad edge.你在管的是過孔的電感，不是直流連通性。這個疊構下——長 1.57 mm、鑽孔 0.3 mm——L ≈ 0.2·h·[ln(4h/d)+1] ≈ 1.3 nH，在 650 MHz 大約是 j5 Ω，串在一個本來應該是零的接地上。兩顆並聯就砍半，所以每個焊盤都成對放，並且緊貼焊盤邊緣。管理しているのはビアのインダクタンスであって、DC の導通ではない。このスタックアップでは——長さ 1.57 mm、ドリル 0.3 mm——L ≈ 0.2·h·[ln(4h/d)+1] ≈ 1.3 nH、650 MHz で約 j5 Ω が、本来ゼロであるべきグランドに直列に入る。二つ並列にすれば半分になるので、各パッドで対にし、パッド端に密着させる。
Step outward from the part centre by pad half-width + 0.35 mm gap + 0.3 mm via radius, then spread the pair ±0.9 mm along the pad. 10 land on this board.從零件中心往外量 pad half-width + 0.35 mm gap + 0.3 mm via radius，然後把這一對沿著焊盤方向分開 ±0.9 mm。這塊板子上放得下 10 顆。部品中心から pad half-width + 0.35 mm gap + 0.3 mm via radius だけ外へ出し、その対をパッドに沿って ±0.9 mm 広げる。この基板では 10 個入る。
| Parameter參數パラメータ | Value數值値 | Comes from來自根拠 |
|---|---|---|
| Pad / drill焊盤 / 鑽孔パッド / ドリル | 0.6 / 0.3 mm | Netclass Default via size網路類別 Default 的過孔尺寸ネットクラス Default のビアサイズ |
| Ring inset整圈內縮量リングの内寄せ量 | 1.0 mm | 0.5 edge clearance + 0.3 radius, rounded0.5 板邊間距 + 0.3 半徑，取整端部クリアランス 0.5 + 半径 0.3 を切り上げ |
| Ring pitch整圈間距リングのピッチ | 2.0 mm | λ/20 at 4 GHz in FR4FR4 中 4 GHz 的 λ/20FR4 における 4 GHz の λ/20 |
| Via to via, minimum過孔到過孔，最小ビア間の最小距離 | 1.2 mm | Drill-to-drill manufacturability鑽孔到鑽孔的可製造性ドリル間の製造可能性 |
| Gap to GND pad到 GND 焊盤的間隙GND パッドまでの隙間 | 0.35 mm | Same net — tidiness, not clearance同一個網路——為了整齊，不是為了間距同一ネットなので、クリアランスではなく見た目の整理 |
| Gap to RF pad到 RF 焊盤的間隙RF パッドまでの隙間 | 1.0 mm | Keeps the launch impedance alone不去動饋入點的阻抗ランチのインピーダンスに触れないため |
| Centre to RF centreline中心到 RF 中心線中心から RF 中心線まで | ≥ 2.0 mm | Closest achieved 2.42 mm — far enough that the vias don't perturb the launch, while the pour itself stays close (see below)實際最近做到 2.42 mm——遠到過孔不會擾動饋入點，而灌注本身仍然靠得很近（見下文）実際に最も近いところで 2.42 mm——ビアがランチを乱さない距離であり、塗りつぶし自体は近いまま保たれる（下記参照） |
Canvas · then MSYS2 bash畫布 · 然後回 MSYS2 bashキャンバス · そのあと MSYS2 bash
Refill, save, re-verify重新填充、存檔、再驗證再塗りつぶし、保存、再検証
Vias added after a fill don't join the pour until it is recomputed. Press B again, Ctrl+S, then run DRC on the saved file.填充之後才加的過孔，在重新計算之前不會接上灌注。再按一次 B、Ctrl+S，然後對存好的檔案跑 DRC。塗りつぶしの後に追加したビアは、再計算するまで塗りつぶしに繋がらない。もう一度 B、Ctrl+S を押し、保存済みファイルに対して DRC を実行する。
"$CLI" pcb drc --schematic-parity -o drc.rpt bandpassFilter.kicad_pcb Found 15 violations Found 0 unconnected items Found 0 schematic parity issues
Where it ended up最後長成什麼樣最終的にどうなったか
Final state of bandpassFilter.kicad_pcb after the pour and the stitching.灌注與縫合完成後 bandpassFilter.kicad_pcb 的最終狀態。塗りつぶしとスティッチングを終えた bandpassFilter.kicad_pcb の最終状態。
The 15 remaining violations are the ten edge-clearance items from the edge-launch SMA pads reaching the board edge by design, plus five silkscreen overlaps — none of them from the pour or the vias.剩下的 15 項違規，是十項來自邊緣饋入 SMA 焊盤依設計就要碰到板邊的板邊間距項目，加上五項絲印重疊——沒有一項來自灌注或過孔。残る 15 件の違反は、エッジランチ SMA のパッドが設計上基板端に達することによる端部クリアランス十件と、シルクの重なり五件である——塗りつぶしやビアに由来するものは一つもない。
If it won't fill如果填不起來塗りつぶされないとき
Four failures that all look like "the zone is broken".四種都長得像「這個區域壞了」的失敗。どれも「ゾーンが壊れた」ように見える四つの失敗。
| Symptom症狀症状 | Cause原因原因 | Fix處理対処 |
|---|---|---|
| Only a hatched outline, no copper只有斜線輪廓，沒有銅箔ハッチングの外形だけで銅がない | Zones never auto-fill區域從來不會自動填充ゾーンは自動では塗りつぶされない | Press B; check the zone display mode on the left toolbar按 B；並檢查左側工具列的區域顯示模式B を押す。左ツールバーのゾーン表示モードも確認する |
| Fills, but ground pads stay unrouted有填滿，但接地焊盤還是未連接塗りつぶされるが、グランドパッドが未接続のまま | Zone is on <no net>區域掛在 <no net> 上ゾーンが <no net> になっている | E on the outline → Net name → GND在輪廓上按 E → Net name → GND外形上で E → Net name → GND |
| Gaps between closely spaced pads間距很近的焊盤之間出現斷口間隔の狭いパッド間に隙間ができる | Clearance or minimum width too largeClearance 或最小線寬設得太大Clearance か最小幅が大きすぎる | Clearance 0.5 → 0.25 mm; min width 0.25 mmClearance 0.5 → 0.25 mm；最小線寬 0.25 mmClearance を 0.5 → 0.25 mm、最小幅は 0.25 mm |
| Whole regions vanish after filling填充之後整塊區域消失塗りつぶし後に領域全体が消える | Remove islands: Always — that copper reaches no GND padRemove islands: Always——那塊銅沒有連到任何 GND 焊盤Remove islands: Always——その銅はどの GND パッドにも達していない | Correct behaviour. Add stitching vias or a track instead of disabling it這是正確行為。加縫合過孔或一條線路，不要把這個設定關掉正しい挙動。設定を切るのではなく、スティッチングビアか配線を足すこと |
Doing it without the outline selected沒有選到板框時的做法外形を選択せずに行う方法
When the graphics won't cooperate, draw the zone by hand.當那些圖形怎麼都不配合時，就手動畫出這個區域。グラフィックがどうしても言うことを聞かないときは、ゾーンを手で描く。
Ctrl+Shift+Z (Place → Add Filled Zone), pick F.Cu and net
GND, then draw a rectangle outside the board — corners
142, 89.5 and 164, 111.5 against this 20 × 20 mm board.
Overshooting is correct: the fill is clipped to Edge.Cuts minus the
min_copper_edge_clearance of 0.5 mm, set in Board Setup → Design Rules → Constraints.按 Ctrl+Shift+Z（Place → Add Filled Zone），選 F.Cu 與網路 GND，然後在板子外面畫一個矩形——對這塊 20 × 20 mm 的板子，角點取 142, 89.5 與 164, 111.5。畫過頭才是對的：填充會被裁到 Edge.Cuts 再往內減掉 0.5 mm 的 min_copper_edge_clearance，那個值在 Board Setup → Design Rules → Constraints 裡設定。Ctrl+Shift+Z（Place → Add Filled Zone）を押し、F.Cu とネット GND を選び、基板の外側に長方形を描く——この 20 × 20 mm の基板なら角を 142, 89.5 と 164, 111.5 に取る。はみ出させるのが正しい：塗りつぶしは Edge.Cuts から min_copper_edge_clearance の 0.5 mm を差し引いた範囲にクリップされ、その値は Board Setup → Design Rules → Constraints で設定する。
The pour sets the RF impedance灌注決定 RF 阻抗塗りつぶしが RF インピーダンスを決める
On this board the 0.25 mm zone clearance is not cosmetic — it is the thing holding the line near 50 Ω.在這塊板子上，0.25 mm 的區域間距不是為了好看——它才是把線路壓在 50 Ω 附近的東西。この基板では 0.25 mm のゾーンクリアランスは見た目のためではない——線路を 50 Ω 付近に留めているのはこれである。
The RF lines are 1.05 mm wide on 1.57 mm FR4, which is the width of the pads they land on (1.02 mm on the filter, 1.27 mm on the SMA) — not a 50 Ω microstrip width. As bare microstrip that geometry is 85 Ω; 50 Ω microstrip here would need 3.03 mm. What brings it back is the coplanar ground either side, so the zone clearance is a design parameter:RF 線在 1.57 mm 厚的 FR4 上寬 1.05 mm，那是它們所落上的焊盤寬度（濾波器上 1.02 mm、SMA 上 1.27 mm）——不是 50 Ω 微帶線的寬度。單看裸微帶線，這個幾何是 85 Ω；在這裡要 50 Ω 微帶線得做到 3.03 mm。把它拉回來的是兩側的共面接地，所以區域間距是一個設計參數：RF 線路は 1.57 mm 厚の FR4 上で幅 1.05 mm、これは着地するパッドの幅（フィルタ側 1.02 mm、SMA 側 1.27 mm）であって、50 Ω マイクロストリップの幅ではない。裸のマイクロストリップとして見ればこの寸法は 85 Ω で、ここで 50 Ω にするには 3.03 mm 必要になる。それを引き戻しているのは両側のコプレーナグランドであり、したがってゾーンクリアランスは設計パラメータである：
| Gap either side兩側各留的間隙両側の隙間 | Z₀ | εeffεeffεeff |
|---|---|---|
| no side ground兩側沒有接地側面グランドなし | 85.1 Ω | 3.10 |
| 1.00 mm | 81.6 Ω | 2.51 |
| 0.40 mm | 65.3 Ω | 2.61 |
| 0.25 mm — as poured0.25 mm — 實際灌注值0.25 mm — 実際の設定値 | 57.9 Ω | 2.63 |
| 0.20 mm | 54.7 Ω | 2.64 |
| 0.15 mm | 50.9 Ω | 2.65 |
Widening the clearance moves away from 50 Ω, so don't fence the RF lines off from the pour. The stitching vias are a different matter — those stay ≥ 2 mm from the centreline so they don't perturb the launch.把間距放寬是離開 50 Ω，所以不要把 RF 線從灌注區隔開。縫合過孔是另一回事——那些要離中心線 ≥ 2 mm，才不會擾動饋入點。クリアランスを広げることは 50 Ω から遠ざかることなので、RF 線路を塗りつぶしから隔離してはいけない。スティッチングビアは別問題で、こちらは中心線から ≥ 2 mm 離してランチを乱さないようにする。
Why the as-built 58 Ω is survivable at 650 MHz為什麼實作出來的 58 Ω 在 650 MHz 還過得去実測 58 Ω が 650 MHz で許容できる理由
Each RF run is 4.27 mm — λ/67, or 5.4° of electrical length. At 57.9 Ω the excess series inductance against a matched line is 0.18 nH ≈ 0.7 Ω at 650 MHz. Even at the bare-microstrip 85 Ω it would be 0.88 nH ≈ 3.6 Ω, a few tenths of a dB — not the VSWR 1.70 a long 85 Ω line implies.每段 RF 線只有 4.27 mm——λ/67，也就是 5.4° 的電氣長度。在 57.9 Ω 下，相對於匹配線多出來的串聯電感在 650 MHz 是 0.18 nH ≈ 0.7 Ω。就算是裸微帶線的 85 Ω，也只有 0.88 nH ≈ 3.6 Ω，幾十分之一 dB——不是一條長的 85 Ω 線所隱含的 VSWR 1.70。RF 区間はそれぞれ 4.27 mm——λ/67、すなわち電気長 5.4°。57.9 Ω では、整合線に対する過剰な直列インダクタンスは 650 MHz で 0.18 nH ≈ 0.7 Ω。裸マイクロストリップの 85 Ω でも 0.88 nH ≈ 3.6 Ω、たかだか数十分の一 dB であり、長い 85 Ω 線が示唆する VSWR 1.70 にはならない。
It matters in the stopband: at 6 GHz that same 4.27 mm is ~λ/6.5, and there the mismatch shapes the rejection you are trying to measure. To land on 50 Ω exactly, keep the gap and take the trace to 1.67 mm (at 0.25 mm gap) or 1.41 mm (at 0.20 mm) — then confirm in Tools → Calculator Tools → Transmission Lines → Coplanar Waveguide with Ground Plane using the εr from your fab's stackup. Closed-form values are ±10%, and FR4 ranges 4.2–4.7.真正有影響的是止帶：在 6 GHz，同樣的 4.27 mm 約是 λ/6.5，而在那裡這個不匹配會改變你正想量的抑制量。要正好落在 50 Ω，就保留這個間隙、把線寬改成 1.67 mm（間隙 0.25 mm 時）或 1.41 mm（間隙 0.20 mm 時）——然後用你板廠疊構的 εr，在 Tools → Calculator Tools → Transmission Lines → Coplanar Waveguide with Ground Plane 裡確認一次。封閉形式的數值有 ±10% 的誤差，而 FR4 的範圍是 4.2–4.7。効いてくるのは阻止帯域である：6 GHz では同じ 4.27 mm が約 λ/6.5 になり、そこでは不整合が測ろうとしている減衰量そのものを変えてしまう。ちょうど 50 Ω に載せたいなら、隙間はそのままにして線幅を 1.67 mm（隙間 0.25 mm のとき）または 1.41 mm（0.20 mm のとき）にする——そのうえで基板屋のスタックアップの εr を使い、Tools → Calculator Tools → Transmission Lines → Coplanar Waveguide with Ground Plane で確認する。閉形式の値は ±10% の幅があり、FR4 は 4.2–4.7 に散る。